Was ist Chip-DFT-Design?

Design für Testbarkeit (DFT)ist eine Schlüsseltechnologie im Chipdesign, was für Design for Testing steht. Dabei handelt es sich um die Einfügung relevanter Testlogik in die Entwurfsphase während des Chipherstellungsprozesses aufgrund unvermeidbarer Herstellungsfehler wie Metalldrahtkurzschlüsse, Schaltkreisunterbrechungen oder abnormale Dotierungskonzentrationen, die zu Ausfällen in der Schaltungslogik und im Chipsystem führen können. Daher wird relevante Testlogik in die Entwurfsphase eingefügt, um während oder nach dem Herstellungsprozess zu testen, fehlerhafte Chips auszusortieren und den Eintritt in den Markt oder bei Kunden zu verhindern. Angesichts der dramatischen Zunahme der Komplexität integrierter Schaltkreise und der großen Anzahl von Logikgattern ist die Frage, wie sichergestellt werden kann, dass jeder Chip im Herstellungsprozess ordnungsgemäß funktioniert, zu einem wichtigen Thema geworden, und DFT spielt in diesem Zusammenhang eine Schlüsselrolle.

Die Notwendigkeit des Testens

Chip-Test ist zuBeurteilen Sie, ob der Chip Fehler aufweist, indem Sie ein bekanntes Anregungssignal an den Eingang des Chips anlegen und die Reaktion des Ausgangs beobachten. Die Tests sind hauptsächlich in Herstellungstests und Funktionstests unterteilt: Herstellungstests werden durchgeführt, bevor der Chip das Werk verlässt, um Wafer-Wafer aufgrund von Prozessfehlern zu überprüfen, einschließlich Wafertests und Verpackungstests; Funktionstests stellen die Korrektheit des Chips in realen-Anwendungen sicher und verifizieren, dass das Chipdesign zu 100 % korrekt ist, indem sie den Anwendungsfall überprüfen.

Mit dem Aufkommen der Nanotechnologie wird der Chipherstellungsprozess jedoch immer komplexer und die Transistordichte nimmt zu, was zu einer erhöhten Wahrscheinlichkeit von Kurzschlüssen oder Stromkreisunterbrechungen führt und die Möglichkeit eines Chipausfalls stark erhöht. Die Testkosten können mehr als 50 % der Herstellungskosten ausmachen.

Während des Herstellungsprozesses können verschiedene physikalische Defekte auftreten, wie z. B. Überbrückung oder Unterbrechung von Verbindungen, Gate-Sauerstoff-Kurzschlüsse in CMOS-Transistoren, Fehler bei der Maskenlithographie und Siliziumwaferdefekte, die zu elektrischen Ausfällen und schließlich zum Ausfall des Chips führen können. In kritischen Anwendungen wie medizinischen Geräten, Automobilelektronik oder Luft- und Raumfahrt kann ein Chipausfall schwerwiegende Folgen haben. Daher werden Tests unter extremen Bedingungen durchgeführt.

Die Testkosten folgen einem Zehnfachprinzip und steigen von der Chipebene über die Platinenebene bis hin zur Systemebene, sodass durch die frühzeitige Erkennung von Fehlern Verluste deutlich reduziert werden können. DFT optimiert den Chip-Herstellungsprozess, indem es der Entwurfsphase Testfunktionen hinzufügt, um Tests durchführbar und kosteneffizient zu machen und eine Qualitätskontrolle und Überwachung der Fertigungskapazitäten zu ermöglichen.

Grundprinzipien und Konzepte von DFT

Im Kern verbessert DFT die Kontrollierbarkeit und Beobachtbarkeit von Chips. Steuerbarkeit bezieht sich auf die Fähigkeit, den zu testenden internen Logikknoten über ein externes Eingangssignal mit einer Testanregung zu versorgen, sodass ihm ein beliebiger Wert zugewiesen wird. Beobachtbarkeit bezieht sich auf die Fähigkeit, die Antwortwerte interner Knoten über externe Ausgabeports zu überwachen und so die Beobachtung und den Vergleich zu erleichtern. Diese beiden Funktionen ermöglichen es dem Testprozess, die interne Logik des Chips vollständig abzudecken, ohne sich Gedanken über die tatsächliche Funktion des Chips machen zu müssen, wodurch die Testkomplexität reduziert und die Vielseitigkeit der Designmethoden verbessert wird.

Defekte können zu Ausfällen bei der Chipherstellung führen, bei denen es sich um elektrische Manifestationen von Defekten handelt. Zu den gängigen Fehlermodellen gehören feste Fehler (z. B. ein Kurzschluss der Pin-Anschlüsse mit Strom oder Masse), Auslösefehler und Pfadverzögerungsfehler (z. B. ein langsamer Anstieg und Abfall der Gate-Anschlüsse) sowie Fehler vom Typ Ruhestrom (die einen hohen Ruhestromverlust verursachen). Wenn sich ein Fehler rückwärts ausbreiten und beobachtet werden kann, was dazu führt, dass sich der Chip nicht wie erwartet verhält, spricht man von einem Ausfall. Nicht alle Fehler führen zu Fehlern, nur solche, die die Funktionalität beeinträchtigen, verursachen Probleme.

Wichtigste DFT-Technologien und -Methoden

Scan-Tests sind eine gängige Methode für DFT, bei der normale Register durch Scan-Register ersetzt und zu einer Scan-Kette verkettet werden. Führen Sie im Testmodus den Move-im Betrieb durch, um die Testdaten über die Scan-Kette in das interne Register zu verschieben, und verwenden Sie den Niederfrequenztakt, um die Genauigkeit sicherzustellen. Anschließend wird der Erfassungsvorgang ausgeführt, die Daten werden mit der Funktionstaktfrequenz erfasst und der Niedriggeschwindigkeitstakt (10–50 MHz) wird für feste Fehler verwendet, und die Systemfunktionstaktfrequenz (10 MHz–GHz) wird für Auslösungen oder verzögerte Fehler verwendet. Abschließend werden die erfassten Daten durch den Move-out-Vorgang zur Analyse verschoben.

Integrierter-Selbsttest- (BIST)zielt auf Speichereinheiten wie SRAM und DRAM ab, indem es eine spezifische Testlogik einfügt, Testvektoren intern generiert und die Ergebnisse vergleicht und physische Defekte wie Kurzschlüsse und Stromkreisunterbrechungen erkennt, ohne dass externe Testgeräte erforderlich sind.

Grenzscanwird zur Überprüfung der Chip-Pin-Konnektivität verwendet und ermöglicht E/A-Tests und Tests auf Platinenebene durch Einfügen und Verketten von Scan-Testeinheiten für jeden Ein- und Ausgang des E/A-Ports.

Automatische Testvektorgenerierung (ATPG)generiert automatisch Testvektoren über Software und wird auf Produktionstests angewendet, um die Qualität von Chips zu beurteilen, indem die tatsächliche Ausgabe mit der erwarteten Ausgabe verglichen wird.

Zusammen lösen diese Technologien das Problem des Testens von Zeitschaltkreisen und wandeln schwer zu prüfende Zeitschaltkreise in leicht zu prüfende Kombinationsschaltkreise um. Der Testprozess umfasst die Anwendung eines Testvektors auf die zu testende Schaltung und den anschließenden Vergleich der Ausgangsantwort mit der erwarteten Antwort.

0010-20132 6" Transferklingenbaugruppe

Anwendungen von DFT:

Die DFT-Technologie wird häufig in verschiedenen Arten von Chips eingesetzt, beispielsweise in Prozessoren, Speicher und Spezialchips. Beispielsweise integrieren die DSP-Chips der Echtzeitsteuerungsserie von Zhongke Benyuan Scanketten, BIST und Boundary-Scanning mit einer vollständigen DFT-Architektur und gewährleisten so eine hohe Zuverlässigkeit und Stabilität in Hochrisikobereichen wie Industriesteuerung, Automobilelektronik und Luft- und Raumfahrt. Das DFT-Design verbessert die Testeffizienz, reduziert Kosten und Zeit für Produktionstests und erhöht die Widerstandsfähigkeit des Chips gegen Störungen in rauen Umgebungen wie hohen Temperaturen, hoher Luftfeuchtigkeit und starken elektromagnetischen Störungen. Es unterstützt außerdem das gesamte Lebenszyklusmanagement des Chips und gewährleistet so eine gleichbleibende Leistung vom Design über die Fertigung bis hin zu Feldanwendungen.

Das Testbarkeitsdesign spielt eine entscheidende Rolle bei der Chipherstellung und -validierung. Durch ein angemessenes Design verbessert DFT die Effizienz und Genauigkeit des Testens erheblich und stellt sicher, dass jeder Chip stabil und zuverlässig arbeiten kann. Mit der kontinuierlichen Weiterentwicklung der Chiptechnologie wird auch die Prüftechnologie voranschreiten und DFT wird die stetige Entwicklung der Chipindustrie begleiten.