Halbleiter- und CMOS -Prozesse

Halbleiter und CMOsPRoken

Natürlicher Sand ist reich an Kieselsäure (sio₂), aus dem hoch - Reinheit monokristalline Silizium extrahiert werden kann, um integrierte Schaltungen herzustellen. Das monokristalline Silizium hat extrem hohe Reinheitsanforderungen, die mehr als 99,99999999% (dh 9 9 s) erreichen müssen, und Siliziumatome müssen nach der Diamantstruktur angeordnet werden, um einen Kristallkern zu bilden. Wenn die Kristallebeneorientierung des Kristallkerns gleich ist, kann monokristallines Silizium gebildet werden; Wenn die Ausrichtung der Kristallebene unterschiedlich ist, wird Polysilicium gebildet.

Sowohl monokristallines Silizium als auch Polysilicium können in der Herstellung von integrierten Schaltungen verwendet werden, unter denen monokristallines Silizium hauptsächlich zum Bau von Siliziumsubstraten verwendet wird, und Polysilicium kann verwendet werden, um Komponenten wie Gates, Polysiliconwiderstände oder Kapazitäten von MOS -Tuben herzustellen.

Wie in Abbildung 1 gezeigt, ist der Produktionsprozess von Sand zu Chip wie folgt: Erstens wird Quarzsand als Rohstoff verwendet, um ein kristalles Silizium - Der Kieselsäuregehalt von Quarzsand zu erstellen, ist höher als der von gewöhnlichem Sand, und nach der Verfeinerung der Behandlung kann ein Silizium der metallurgischen Grad erhalten werden. dann reinigen, verfeinert und abgelegtes Silizium für metallurgische Gräze zur Herstellung von Polysilicium; Durch den Zeichnungsprozess kann Polysilicium in monokristalline Silizium -Pergots umgewandelt werden. Schneiden Sie die einzelnen Kristallsilizium -Pergots in dünne Blätter, um Wafer zu erhalten. Eine große Anzahl integrierter Schaltkreisstirme kann an jedem Wafer hergestellt werden, die geschnitten, getestet und verpackt werden, um integrierte Schaltungs -Chip -Produkte (CHIP) -Produkte (Chip) zu erstellen.

Intrinsische Halbleiter

Intrinsische Halbleiter beziehen sich auf reine Kristalle, die frei von Unreinheitsatomen und frei von strukturellen Defekten sind. Germanium (GE) und Silizium (SI) sind beide quadrivale Elemente und werden üblicherweise Halbleitermaterialien verwendet. Bei intrinsischen Halbleitern können die vier Valenzelektronen auf der äußersten Atomeschicht mit den äußersten Elektronen der umgebenden Atome unter der Anregung von Wärme oder Lichtenergie die Elektronen in einigen kovalenten Bindungen frei von den kovalenten Bindungen brechen und dann leitende Bandelektronen bilden, die Bandelektronen und Valenzbänder genannt werden, die Kollektoren sind. Da die beiden Träger in intrinsischen Halbleitern immer in Paaren auftreten und sich unter der Wirkung eines angelegten elektrischen Feldes in einem thermischen Gleichgewicht befinden, können sich diese Träger ansgerichtet bewegen, um einen elektrischen Strom zu formulieren, so dass das Material eine bestimmte Leitfähigkeit aufweist, so dass diese Art von Halbleiter als intrinsische Halbätigkeit bezeichnet wird.

Wenn dem intrinsischen Halbleiter eine bestimmte Menge spezifischer Verunreinigungsatome hinzugefügt wird, wird sie in einen nicht - intrinsischen Halbleiter umgewandelt. Unter ihnen werden nicht - intrinsische Halbleiter, die mit Pentavalent -Elementen integriert sind, n - -Typ -Halbleiter genannt, und solche Pentavalent -Elemente werden als Spenderverunreinigungen bezeichnet; Non - Intrinsische Halbleiter, die mit trivalisierenden Elementen integriert sind, werden P - -Typ -Halbleiter genannt, und diese trivalisierenden Elemente werden entsprechend als Hostverrückungen bezeichnet. Im Gegensatz zum thermischen Gleichgewichtszustand der intrinsischen Halbleiter befinden sich die beiden Träger in nicht - intrinsischen Halbleitern immer in einem ungleiche Zustand: Der dominante Träger wird als Mehrheitsbadung (bezeichnet als viele bezeichnet), und der sekundäre Träger nennt die Minderheitsbetreiberin (so ein wenig). Da N - Typ -Halbleiter mit 5 - Valentelementen dotiert werden, sind ihre Momotronen freie Elektronen; P-Typ-Halbleiter sind mit dreieren Elementen dotiert, und ihre Moleküle sind Löcher.

Innerhalb des intrinsischen Halbleiters sind die Konzentrationen der beiden Träger (leitfähige Bandelektronen und Valenzbandlöcher) im thermischen Gleichgewicht gleich, und diese Konzentration wird als intrinsische Trägerkonzentration bezeichnet. Diese Konzentration ist nicht konstant, hängt jedoch vom spezifischen Material des Halbleiters und der Temperatur ab, bei der es sich befindet. Je höher die Temperatur ist, desto höher ist die Konzentration des intrinsischen Trägers.

In den nicht - intrinsischen Halbleitern entspricht die Konzentration der meisten Träger (Polypion) in etwa der Dotierungskonzentration von Unreinheiten, normalerweise mehrere Größenordnungen höher als die intrinsische Trägerkonzentration. Die Konzentration einer kleinen Anzahl von Trägern (nur wenige) ist im Allgemeinen niedriger als die von intrinsischen Trägern, und es gibt auch mehrere Größenunterschiede zwischen den beiden. Daher ist die oligoptonische Konzentration im Vergleich zur Multi - -Teilchenkonzentration extrem niedrig, was in den meisten Rechen- und Analyse -Szenarien vernachlässigbar ist.

Der Träger erzeugt eine Richtungsdriftbewegung, die von elektrischen Feldkräften angetrieben wird. In einer schwachen Umgebung mit elektrischem Feld ist eine direkte proportionale Beziehung zwischen der durchschnittlichen Driftgeschwindigkeit V des Trägers und der elektrischen Feldstärke E erfüllt, die als ausgedrückt wird

(wobei der proportionale Koeffizient μ als Mobilität des Trägers bezeichnet wird, der in Zentimetern pro Volt Sekunde gemessen wird, dh cm/(v · s)).

Diese Driftbewegung des Trägers kann einen Driftstrom bilden, und die Größe des Driftstroms korreliert positiv mit der Trägermobilität. Es ist zu beachten, dass zwar die tatsächliche Driftrichtung von Löchern und freien Elektronen unter der Wirkung der elektrischen Feldkraft entgegengesetzt ist, die von jeweils jeweils gebildete Driftstromrichtung genau gleich ist, sodass der Gesamtdriftstrom innerhalb des Halbleiters gleich der Überlagerung des Lochdridstroms und des freien Elektronendriftstroms ist.

Wenn die Stärke des angelegten elektrischen Feldes gleich ist, desto größer ist die Driftstromdichte des Halbleiters, desto stärker seine Leitfähigkeit. Eine weitere Analyse zeigt, dass die Driftstromdichte nicht nur direkt proportional zur Mobilität des Trägers, sondern auch zur Konzentration des Trägers ist. Although the carrier concentration of intrinsic semiconductors is not zero and can produce weak drift currents under the action of electric fields, the multi-sub concentrations of non-intrinsic semiconductors are usually many orders of magnitude higher than the intrinsic carrier concentrations, which makes the drift current density of non-intrinsic semiconductors much larger als die von intrinsischen Halbleitern. Daher ist die Driftstromdichte der intrinsischen Halbleiter bei der Berechnung des Driftstroms normalerweise vernachlässigbar.

P-Typ und n - Type Semiconductors Type Type

Q - Aufgrund der extrem kleinen Driftdichte der intrinsischen Halbleiter können intrinsische Halbleiter normalerweise als Isolatoren angesehen werden, verglichen mit nicht - intrinsischen Halbleitern. Aus diesem Grund sind die bei der tatsächlichen Herstellung integrierten Schaltungen verwendeten Halbleitermaterialien nicht - intrinsische Halbleiter. Die Leitfähigkeit von nicht - intrinsischen Halbleitern hängt eng mit der Mobilität μ von Multiplons zusammen: Je größer die Mobilität, desto stärker die Leitfähigkeit des Halbleiters und desto schneller das Gerät der Halbleiterarbeiten.

Die Trägermobilitätsdaten für Germanium (GE) und Silizium (SI) sind in Tabelle 2 gezeigt (wobei die Mobilität der freien Elektronen als μN geschrieben wird und die Mobilität von Loch als μP geschrieben wird). Die freie Elektronenmobilität μn von GE und Si ist viel größer als die der Lochmobilität μP, so N - Typ Semiconductor -Geräte wie P {- Typ -Halbleiter -Geräte in Schlüsselleistungsindikatoren wie Gewinn, Frequenzmerkmalen und Antriebsfähigkeit.

Wie in Abbildung 2 gezeigt, wenn der N - -Typ -Halbleiter und der p - -Typ -Semiconductor in engem Kontakt stehen, bildet sich eine PN -Übergang an der Grenzfläche zwischen den beiden. In der Kreuzungsregion diffundieren freie Elektronen in der N -Region in die P -Region, während Löcher in der P -Region in die N -Region diffundieren. Nachdem diese Diffusionsbewegung auftritt, wird an der Grenzfläche vom N -Bereich bis zur P -Region ein internes elektrisches Feld gebildet. Wenn die Stärke des internen elektrischen Feldes allmählich zunimmt, erreichen die endgültige Diffusionskraft und die interne elektrische Feldkraft einen Gleichgewichtszustand, und die Diffusionsbewegung stoppt. Zu diesem Zeitpunkt bildet sich eine Region ohne freie Elektronen und Löcher an der Kreuzungsschnittstelle, die als Raumladungsregion bezeichnet wird und häufig als Erschöpfungszone bezeichnet wird. Wenn die Elektroden an beiden Enden des PN -Übergangs herausgezogen werden, kann eine Diode gebildet werden. - Die Elektrode aus dem P -Bereich ist die Anode, und die Elektrode aus dem N -Bereich ist die Kathode.

Das Auftragen der Spannung auf beide Enden der Diode kann das ursprüngliche Gleichgewicht zwischen der Diffusionskraft und der elektrischen Feldkraft durchbrechen. Wenn die angelegte Spannung dem Kathodenpotential höher als das Anodenpotential entspricht, erhöht die angelegte Spannung die interne elektrische Feldkraft, wodurch der Träger immer noch nicht in der Lage ist, die Diffusionsbewegung - durchzuführen, da kein Diffusionsstrom vorliegt, die Diode in einem Schnitt - aus dem Zustand ist. Im Gegenteil, die angelegte Spannung wird die interne elektrische Feldkraft schwächen, der Träger beginnt sich wieder zu diffundieren, und der Diffusionsstrom wird in der Diode erzeugt. An diesem Punkt tritt die Diode in den Leitungszustand ein. Diese Fähigkeit, mit der angelegten Spannung ein- oder auszuschalten, macht die Diode unidirektional leitfähig, was wiederum eine Schlüsselrolle in der Schaltung spielt. Im CMOS -Prozess werden verschiedene Arten von PN -Übergängen gebildet, die nicht nur zur Herstellung von Dioden in integrierten Schaltungen verwendet werden können, sondern auch zur Erzielung einer elektrischen Isolierung zwischen Geräten im umgekehrten Zustand.

Der Prozess der Einführung von 5 - Valent- oder 3-Valent-Elementen in Halbleiter wird als Doping bezeichnet, und der Dotierungsprozess wird üblicherweise durch Ionenimplantation verwendet. Wenn die Ionenimplantationskonzentration niedrig ist, ist sie leicht dotiert (exprimiert als n⁻, n⁻ oder p⁻, p⁻); Wenn die Ionenimplantationskonzentration hoch ist, wird sie er-dotiert (exprimiert als n⁺, n⁺ oder p⁺, p⁺). Offensichtlich ist die Leitfähigkeit stark dotierter Halbleiter besser als die von leicht dotierten Halbleitern.

Wenn lokales schweres Dotieren in einem großen Bereich mit leichtem Dotierbereich durchgeführt wird, wird der leichte dotierte Bereich im Allgemeinen als Substrat bezeichnet, und der schwere Dotierungsbereich wird als Diffusionszone (Diffusion) oder aktiv (aktiv) bezeichnet. Die Art des Halbleiters in der Diffusionszone und im Substrat kann gleich sein (beide N - Typ oder P - Typ) oder unterschiedlich (Heteromorphismus). Im CMOS -Prozess gibt es zwei Situationen: Homotype Doping wird hauptsächlich zur Erziehung der Elektrode verwendet und die Verbindung durch ohmischen Kontakt realisiert, und spezielle - Typ -Doping wird hauptsächlich verwendet, um eine Isolationsstruktur zwischen dem MOS -Gerät und dem Substrat zu konstruieren.

Halbleitergeräte müssen durch Metall aus der Elektrode geführt werden. Wenn ein Halbleiter mit einem Metall in Kontakt kommt, ermöglicht das Redoping Elektronen durch die Kontaktbarriere, was zu niedrigen Ohmic -Kontakten - Widerstand führt, die zum Auslösen von Elektroden verwendet werden können. Bei leichter Dotierung ist der Kontaktwiderstand zwischen dem Halbleiter und dem Metall jedoch extrem groß, und der Elektrodenverbindungseffekt ist nicht gut, sodass er nicht zum Ausführen der Elektrode verwendet werden kann. Um die Elektrode aus dem niedrigen - Doping -Substrat zu extrahieren, muss das Substrat lokal re - mit Isomorphismus dotiert werden, und dann wird die Metallelektrode eingeführt.

Wie in Abb. . 3 gezeigt, ist die Profilstruktur des N - Well und das Metall durch ohmischen Kontakt verbunden. N - -Fallen sind leicht dotiert N - Typ -Halbleiter, die häufig als Substrate verwendet werden und mit einem Netzteil VDD verbunden werden müssen. Um eine effektive Verbindung zu erzielen, ist im N - gut eine isomorphe Redoping erforderlich, um eine N⁺ -Diffusionsregion zu bilden und damit das Metall zu konstruieren, um Ohms zu konstruieren. Es ist zu beachten, dass das Kieselsäure (SiO₂) in Abbildung 3 verwendet wird, um eine Isolierung zwischen Metall und Halbleiter zu erzielen. Um ohmischen Kontakt zwischen Metall und N⁺ -Diffusionsregion zu bilden, müssen Löcher in der SiO₂ -Schicht geöffnet werden, die als Kontaktlöcher bezeichnet werden.

Da die Injektion von Special - geformte Ionen PN -Übergangsdioden zwischen dem Diffusionsbereich und dem Substrat bilden können, können mehrere Diffusionsbereiche auf demselben Substrat voneinander isoliert werden, solange der Diode durch den Diode vernünftig gesteuert wird, so dass der Diode immer im umgekehrten Bias -Zustand ist. As shown in Fig. 4, the diode isolation profile structure of the two P⁺ diffusion regions is shown in Fig. 4: the two P⁺ diffusion regions in the N-well form two independent diodes with the N-well, and the N-well is connected to the highest potential VDD through the N⁺ Diffusionsregion, die sicherstellen kann, dass die beiden Dioden immer im umgekehrten Verzerrungszustand sind, und dann die Diodenisolierung zwischen den beiden P⁺ -Diffusionsregionen realisieren.

In ähnlicher Weise kann die Diodenisolierung zwischen mehreren N⁺ -Diffusionsregionen erreicht werden, wenn das p - -Typsubstrat mit dem niedrigsten potentiellen GND verbunden ist. Fig. . 5 zeigt die Dioden -Isolationsprofilstruktur des n - -Wellprozesses, die die Dioden -Isolierungsstruktur zwischen den beiden P⁺ -Diffusionszonen und zwischen den beiden N⁺ -Diffusionszonen zeigt. Das Substrat des gesamten Wafers in der Abbildung ist ein P - -Typsubstrat, und die N - -Falle wird über das Substrat vom Typ p - getroffen. Combined with the potential relationship in Fig. 5, it can be seen that the PN junction diode between the N-well and the P-type substrate is also in the reverse deflection state, which ensures the isolation between the N-well and the P-type substrate. Dieser Prozess, der nur N -Fallen enthält und keine P -Fallen festlegt, wird als n -Well -Prozess bezeichnet.

Wie in Abb. . 6 A gezeigt, werden zwei p+ -Diffusionsregionen in die n {- gut oder zwei N+ -Diffusionsregionen in die p {{4- -Typs -Substrat injiziert, die Region zwischen den beiden Diffusionszonen wird als Kanal definiert, und das Kanal und das Kanal und das Kanal und das Kanal und das Substrat und das Substrat und das Substrat und das Substrat und das Substrat und das Substrat und das Substrat und das Substrat sind ein ganzer Diffusionszonen. Das Substrat wird in dem Buchstaben B bezeichnet, und die Diffusionszonen auf beiden Seiten des Kanals werden durch S und D dargestellt, die durch Kontaktlöcher mit dem Metall verbunden sind. Machen Sie eine Metallelektrode direkt über dem Kanal, der durch den Buchstaben G bezeichnet wird. Kombiniert mit der in Abb. . 6 angewendeten Spannungsbeziehung, ist die PN -Junction -Diode zwischen dem N - -Well und der P - -Typen -Substrat in der Umkehrbias. Zustand, so dass alle S und D in der Figur nicht durchgeführt werden. Es ist zu beachten, dass es in der Abbildung zwei getrennte Sätze von S, D, G und B gibt, die hier die gleichen Buchstaben verwenden, um die anschließende Benennung der MOS -Rohrstifte zu erleichtern.

In Abbildung 6b gehört der Kanal zwischen den beiden N+ Diffusionsregionen zu einem P - -Typsubstrat, das mit GND verbunden ist. Zu diesem Zeitpunkt wird das zwischen G und dem Kanal erzeugte elektrische Feld zu diesem Zeitpunkt auf G über dem Kanal angewendet, wodurch die Löcher im Kanal gefüllt werden. Wenn V₁ hoch genug ist, dass Elektronen nach dem Füllen des Lochs verbleiben, ändert sich der Kanal vom Typ P - zum N - -Typ und verbindet dann die beiden N+ -Diffusionsregionen, damit S und D durchgeführt werden. Wenn die Spannung von V₁ auf 0 fällt, kehrt der Kanal zum P - -Typ zurück und isoliert S erneut von D. Daher entsprechen S und D den beiden Enden eines elektronischen Schalters, und deren Ein/Aus und Trennung werden durch die Spannung von G gesteuert.

Auf die gleiche Weise ist der Kanal zwischen den beiden P+ -Diffusionsregionen in der N -Falle in Abb. . 6 B der n -Brunnen, und der N -Brunnen ist mit der VDD verbunden. Zu diesem Zeitpunkt wird eine Spannung V₂ unterhalb von VDD auf G über dem Kanal angelegt, und das elektrische Feld zwischen G und dem Kanal stellt die Elektronen im Kanal ab. Wenn V₂ niedrig genug ist, werden nicht nur freie Elektronen aus dem Kanal abgestoßen, sondern auch Elektronen in einigen kovalenten Bindungen und bilden Löcher innerhalb der Kanäle. Auf diese Weise ändert sich der Kanal von N - zu p - geformt, verbindet die beiden P+ -Diffusionszonen und ermöglicht S und D leiten. Wenn die Spannung von V₂ erneut zu VDD steigt, kehrt der Kanal zum N - -Typ zurück und isoliert S erneut von D, sodass die Struktur auch ein elektronischer Schalter ist, der von G gesteuert wird.

0040-35057 Rev.C Weldment, Spaltventileinsatz, Prozesskammer

CMOs

Die Diffusionszonen auf beiden Seiten des Kanals werden als Quelle (s) und Abfluss (d) bezeichnet, und die Elektrodenplatte über dem Kanal wird als Gate (G) bezeichnet, was zusammen mit dem Backgate (b) des Substrats das MOS -Rohr darstellt. Das Gerät, das aus zwei N+ -Diffusionsregionen und ihren entsprechenden Gates besteht, wird als NMOS -Röhrchen bezeichnet, und die Geräte, die aus zwei p+ Diffusionsregionen und ihren entsprechenden Gates bestehen, werden PMOS -Röhrchen genannt, und die Symbole der beiden sind in Abb. . 6 C gezeigt.

Das Gate -Material von frühen MOS -Röhrchen ist Aluminium, das zur Kategorie des Metalls gehört. Die Kieselsäure zwischen dem Tor und dem Kanal gehört zum Oxid. Der Kanal gehört zum Halbleiter. Kombinieren Sie die Initialen der drei englischen Wörter Metall - oxid - Semiconductor gibt MOS (dh Metal - oxid - semiconductor), weshalb der Mos -Tube benannt wird. Es sollte darauf hingewiesen werden, dass im tatsächlichen Prozess die Dicke der Silica -Schicht unter dem Tor geringer sein muss als die anderer Bereiche.

MOS -Röhrchen können einfach als elektronische Schalter verstanden werden, die durch Gatespannung gesteuert werden: NMOS -Röhrchen schalten sich ein, wenn die Gatespannung hoch ist, und PMOS -Röhrchen einschalten, wenn die Gatespannung niedrig ist. Wie in 7 gezeigt, sind das PMOS -Röhrchen und das NMOS -Rohr zwischen VDD und GND in Reihe angeschlossen, und die beiden Tore werden als Eingangsport A miteinander verbunden, und die Abflüsse der beiden MOS -Röhrchen sind miteinander verbunden als Ausgangsport Y. Wenn A hoch ist, wird der NMOS -Röhrchen eingeschaltet, der PMOS -Tube wird abgeschnitten, und die Ausgabe y wird heruntergezogen. Wenn a niedrig ist, wird das NMOS -Röhrchen abgeschnitten, das PMOS -Röhrchen wird eingeschaltet und der Ausgang y gezogen. Infolgedessen bilden A und Y eine inverse Phase, und die Schaltung wird als Wechselrichter bezeichnet.

In dem in Abb. . 7 gezeigten Wechselrichter, da das PMOS -Röhrchen mit dem Tor des NMOS -Röhrchens verbunden ist und die Gate -Spannung, die für die beiden erforderlich ist, eingeschaltet werden muss, ist der NMOS -Rohr und der PMOS -Röhrchen nicht gleichzeitig eingeschaltet, und es gibt keinen aktuellen Fluss zwischen dem Stromversorgung und dem Erde, was dem Aufbewahrungsaufkommen entspricht. Zusätzlich zum Wechselrichter können das NMOS -Röhrchen und das PMOS -Röhrchen auch verschiedene andere Logik -Tore bilden, die auch keinen Gleichstromverbrauch im statischen Betriebszustand aufweisen. Aufgrund der äußerst perfekten komplementären Eigenschaften von NMOS -Röhrchen und PMOS -Röhrchen wird die aus den beiden bestehende Schaltung als komplementäres Metall - Oxid - Semiconductor (CMOS) bezeichnet.

0020-42287 Platte Perf 8inch EC WXZ

Obwohl es keinen direkten Fluss zwischen der Stromversorgung und dem Boden (dh kein statischer Stromverbrauch) gibt, wenn das CMOS -Logik -Gate während des Logic Gate -Zustandsflips in Ruhe ist, hat das NMOS -Röhrchen und das PMOS -Röhrchen ein kurzes gleichzeitiges Leitungsphänomen, das einen bestimmten dynamischen Stromverbrauch erzeugt. Darüber hinaus verursacht auch der Prozess des Lade- und Entladen -Lastkondensatoren durch Logikgore Stromverbrauch. Da dieser Stromverbrauch alle mit dem Umdrehen des Logikgores zusammenhängen, desto höher die Taktfrequenz, desto größer ist der Stromverbrauch des CMOS -Schaltkreises. Die Taktfrequenz der integrierten Schaltkreise des modernen großen - -Skala ist jedoch im Allgemeinen hoch, so

Während sich der CMOS -Prozess nach dem Gesetz von Moore weiterentwickelt, nimmt die Dicke der Kieselsäureschicht zwischen dem Tor und dem Kanal weiter ab, und das Phänomen des Gate -Leckage wird immer schwerwiegender. Dieses Problem war vor der tiefen Submicron -Prozessstufe nicht offensichtlich, aber nachdem er in die zehn Nanometerprozessknoten eingetreten war, ist Gate Leckage -Leistung zur Hauptquelle des Gesamtschaltungsverbrauchs geworden. Vor der tiefen Submikron -Prozessstufe ist nur das Takt -Gating erforderlich, um den Stromkreis abzuschalten. Nach dem tiefen Submikronprozess ändert sich die Situation jedoch - zusätzlich zum Herunterfahren der Uhr muss die Versorgungsspannung verringert oder die Substratspannung erhöht werden, um den Stromverbrauch der Gate -Leckage zu minimieren. Mit der kontinuierlichen Ausdehnung des Umfangs der integrierten Schaltkreise sind Stromverbrauch und Wärmeabteilung zu Konstruktion Engpässen geworden. Nur durch technologische Innovation können wir den kontinuierlichen Fortschritt des Moore -Gesetzes sicherstellen und die Integration von Chips weiter verbessern.