Populärwissenschaft in wenigen Worten: Über Chip-Verpackung und -Tests sprechen

0040-02544 Oberkörper, DPS-Meta

0010-20351 6 ZOLL-ENTGASLAMPENMODUL 350C PVD

 

BeliebtSWissenschaft in einemFewWBefehle:TalkingAKampfCHüftePackaging undTest

Unter Chip-Verpackung und -Test versteht man Chip-Verpackung und Chip-Test, das dritte spezialisierte Glied in der Chip-Industriekette. Die Chip-Verpackungs- und Testfabrik wird die Chip-Verpackungs- und Testverfahren, in denen sie gut ist, standardisieren, reifen und plattformieren und sich auf die Durchführung der Chip-Verpackungs- und Chip-Testaufgaben von Chipdesign-Unternehmen spezialisieren.
Die Hauptfunktion der Chipverpackung besteht darin, eine robuste Schutzhülle für winzige, empfindliche und zerbrechliche Chips bereitzustellen und gleichzeitig die dichten und winzigen elektrischen Signalkontakte auf dem Chip mit den größeren elektrischen Signalstiften oder Lötstellen außerhalb des Chips zu verbinden Gehäuse, so dass der Chip problemlos in das elektronische System eingelötet werden kann. Der Chiptest ist der letzte Schritt in der Chipproduktion, bei dem vor dem Sortieren, Markieren und Verpacken Funktions- und Leistungstests durchgeführt werden.

图1. 几种芯片封装结构示意图(图源:互联网)
In den Anfängen war die Prozesstechnik der Verpackungs- und Prüfindustrie nicht schwierig, einige davon wurden manuell und halbautomatisch durchgeführt, und die Zahl der Techniker war groß, die zur arbeitsintensiven Verarbeitungsindustrie gehörten (Abbildung). 2, links). Heutzutage wird die Technologie der Verpackungs- und Prüfindustrie immer schwieriger, der Automatisierungsgrad ist sehr hoch und die Investitionen in Geräte wie 3D-Verpackung, Mikroverpackung, Verpackung auf Systemebene und andere Automatisierungsverfahren sind groß. Es wurde viel Prozesstechnologie für die Waferherstellung eingeführt, und die Verpackungs- und Testanlage der mittleren bis oberen Preisklasse sollte zur High-End-Verarbeitungs- und Fertigungsindustrie gehören (Abbildung 2 rechts).
Abbildung 2. Die Chip-Verpackungs- und Testbranche hat sich von einer arbeitsintensiven zu einer High-End-Verarbeitung und -Fertigung verlagert (Quelle: Internet)

Mit der kontinuierlichen Erweiterung und Veränderung der Chip-Anwendungen übernimmt die Chip-Verpackungs- und Testfabrik viele Chip-Verpackungs- und Testanforderungen und -typen, und die Verpackungs- und Testfabrik muss weiterhin neue Verpackungs- und Testtechnologien entwickeln, ständig neue Geräte aktualisieren und kaufen um der sich ändernden Marktnachfrage gerecht zu werden, bei der es sich um einen nachfragegesteuerten Markt handelt. Gleichzeitig hat die Verbesserung der Verpackungstechnologie die Erwartungen der Benutzer weiter erhöht und es ist ein höheres Maß an Chip-Verpackungs- und Testaufgaben entstanden. Dabei handelt es sich um einen spiralförmigen Fortschrittsprozess, bei dem sich Verpackungs- und Prüftechnik sowie Chipanwendungen gegenseitig fördern. Abbildung 3 ist ein schematisches Diagramm des Fortschritts der Chip-Verpackungs- und Testtechnologie seit den 70er Jahren des letzten Jahrhunderts.

Abbildung 3: Schematische Darstellung des Fortschritts der Chip-Packaging- und Testtechnologie (Quelle: Internet)
Die Familie der Standardverfahren zur Chipverpackung ist groß und wächst. Einige der Standard-Chip-Verpackungsprozesse sind in Abbildung 4 dargestellt. Mit dem kontinuierlichen Aufkommen neuer Verpackungstechnologien sind auch die kundenspezifischen Verpackungsprozesse für Spezialchips in die Familie der Standard-Chip-Verpackungsprozesse aufgenommen worden, nachdem sie von mehr Anwendern übernommen wurden.
图4.一些Standard-Chip-Verpackungsprozess (Quelle: Internet)
Chipgehäusetypen können grob in zwei Typen unterteilt werden: Dual Inline (DIP) und Surface Mount (SMD). Aus struktureller Sicht hat die Chipverpackung die frühe Transistor-TO-Verpackung, die doppelte Inline-Verpackung, gefolgt von der SOP-Verpackung mit kleinem Umriss und dann schrittweise die Ableitung von SOJ (J-Typ-Pin-Kleinumriss-Paket) und TSOP (dünner kleiner Umriss) erlebt Paket), VSOP (Very Small Outline Package), SSOP (Small Outline SOP), TSSOP (Thin and Small Outline SOP), SOT (Small Outline Transistor), SOIC (Small Outline Integrated Circuit) und so weiter. In Bezug auf das Materialmedium, einschließlich Metall, Keramik und Kunststoff, werden Chips in Militär- und Luft- und Raumfahrtqualität meist in Metall verpackt. Darüber hinaus wird die Chipverpackung in Einzelchipverpackung und Multichipverpackung sowie Verpackung auf Einheitsebene und System-in-Package unterteilt.
Abbildung 5. Einige gängige Chip-Verpackungsarten (Quelle: Internet)

Die Chip-Verpackungs- und Testindustrie ähnelt der Chip-Herstellungsindustrie. Aufgrund des kontinuierlichen Fortschritts in der Chip-Technologie müssen die Produktionsanlagen ständig aktualisiert werden. Eingeschränkt durch Anwendungsszenarien streben Chips weiterhin nach Leichtigkeit, Dünnheit und Kleinheit, auch der Verpackungsstil von Chips ist vielfältig und die für den Verpackungsprozess erforderliche Ausrüstung muss kontinuierlich verbessert werden. Daher sind die Kapitalinvestitionen für den Kauf und die Modernisierung der Ausrüstung in der Chip-Verpackungs- und Testanlage hoch. Die Chipverpackungs- und Testindustrie ist eine High-End-Verarbeitungs- und Fertigungsindustrie, bei der es sich um eine anlagenlastige und technologieintensive High-Tech-Industrie handelt.