Hybrid-Bonding, werden Sie zur Chip-Berühmtheit

0040-02544 Oberkörper, DPS-Meta

0020-33806 Dps der oberen Kammer + Poly

 

HybridBonding,Become a "Chip" Berühmtheit

Während Moores Gesetz allmählich in die zweite Hälfte seiner Entwicklung eintritt, verlässt sich die Chipindustrie zunehmend auf fortschrittliche Verpackungstechnologie, um Leistungssprünge zu erzielen. Während sich die Verpackungstechnologie von flach zu höherdimensionalen 2,5D- und 3D-Lösungen bewegt, wird die Verbindungstechnologie zum Schlüssel zum Schlüssel. Angesichts der zunehmenden Komplexität und Leistungsanforderungen von 3D-Packaging stoßen herkömmliche Verbindungstechnologien wie Drahtbonden, Flip-Chip-Bonden und TSV-Bonden (Through-Silicon Via) zunehmend an ihre Grenzen. Vor diesem Hintergrund entwickelt sich die Hybrid-Bonding-Technologie aufgrund ihres revolutionären Verbindungspotenzials zum neuen Liebling der Branche.

Es gibt vier wesentliche vernetzte Technologien

(Quelle: SK hynix)

Hybrid-Bonding oder Hybrid-Bonding kann im Wesentlichen auf zwei Arten eingesetzt werden. Das erste ist Wafer-to-Wafer, das in CIS und NAND verwendet wird, wo sich Hybrid-Bonding als effizient erwiesen hat. Kupfer-Hybrid-Bonding erschien erstmals im Jahr 2016, als Sony diese Technologie für CMOS-Bildsensoren einsetzte; Das andere ist das Die-zu-Wafer-Hybridbonden, das schwieriger ist als das Wafer-zu-Wafer-Bonden, aber diese Prozessänderung ist für Logik und Speicher mit hoher Bandbreite (HBM) sinnvoll.v

Wafer-to-Wafer (W2W) Hybrid-Bonding-Schritte (Quelle: Applied Materials)

Die-to-Wafer (D2W) Hybrid-Bonding-Schritte (Quelle: Applied Materials)

Die Hybrid-Bonding-Technologie weist die folgenden Merkmale auf: 1) Sie ermöglicht die direkte Verbindung verschiedener Chipschichten, wie Speicherschichten und Logikschichten, ohne den Durchgang von Through-Silicon Vias (TSVs), wodurch die Signalübertragungsgeschwindigkeit deutlich erhöht und der Stromverbrauch gesenkt wird; 2) minimiert die Drahtlänge durch direkte Kupfer-Kupfer-Verbindung zwischen Chip und Wafer; 3) Im Vergleich zur herkömmlichen TSV-Technologie reduziert Hybrid-Bonding den Bedarf an physischen Verbindungen zwischen Schichten, was zu kompakteren Chipdesigns führt und eine höhere Leistung und Dichte ermöglicht. Es wird berichtet, dass bei Anwendung des Hybridbondens 10,000 bis 100,000 Durchgangslöcher auf einer Fläche von 1 Quadratmillimeter verbunden werden können; 4) Hybrid-Bonding reduziert auch die mechanische Belastung im Chip, verbessert die Gesamtzuverlässigkeit des Produkts und unterstützt gleichzeitig höhere Datenübertragungsgeschwindigkeiten und einen geringeren Energieverbrauch.

Hybrid-Bonding hat sich zu einer Schlüsseltechnologie für den Chipbau und zukünftige 3D-Verpackungen entwickelt und ist eine der Schlüsseltechnologien, um ein leistungsstarkes, hochdichtes und stromsparendes Chipdesign zu erreichen. In diesem Zusammenhang haben Waferfabriken, Speicherfabriken und Ausrüstungsfabriken alle ein Auge auf das Hybridbonden geworfen.

Die Pioniere des Hybrid-Klebens

Die Hybrid-Bonding-Technologie ist in der Wafer-Herstellungsbranche zu einem Konsens geworden, wobei Branchenriesen wie TSMC, Samsung und Intel darum kämpfen, die Entwicklung von 5-nm- und fortschrittlicheren Prozesstechnologien voranzutreiben. Dabei kommt der Hybrid-Bond-Technologie eine besondere Bedeutung zu und gilt als einzige Möglichkeit für eine High-End-Fertigung.

TSMC: Das einzige Unternehmen, das Hybridbonding kommerzialisiert

Im Bereich Hybrid-Bonding hat TSMC, das weltweit führende Gießereiunternehmen, das größte Mitspracherecht. TSMC ist bislang das einzige Chipunternehmen, das Hybrid-Bonding kommerzialisiert. Das 3D-Paket-SoIC von TSMC ist die verwendete Hybrid-Bonding-Technologie, und der Dienst namens 3DFabric wurde auf AMD V-Cache angewendet. Den öffentlichen Informationen von TSMC zufolge bietet die SoIC-Technologie mit innovativen Bonding-Lösungen eine starke Bond-Pitch-Skalierbarkeit für Chip-I/O und ermöglicht so hochdichte Chip-zu-Chip-Verbindungen. Der Bindungsabstand beginnt in der Regel bei weniger als 10 μm. Kurze Chip-zu-Chip-Verbindungen haben einen kleineren Formfaktor, eine höhere Bandbreite, eine bessere Leistungsintegrität (PI), Signalintegrität (SI) und einen geringeren Stromverbrauch als die derzeit fortschrittlichsten Verpackungslösungen der Branche.

SoC – Außergewöhnliche Skalierbarkeit, angezeigt von TSMC

(Quelle: TSMC)

Die SoIC-Technologie von TSMC integriert homogene und heterogene Chiplets in einen einzigen, SoC-ähnlichen Chip mit kleinerem Platzbedarf und dünnerem Formfaktor, der ganzheitlich in fortschrittliche WLSI (auch bekannt als CoWoS-Dienste und InFO) integriert werden kann. Optisch sieht der neu integrierte Chip wie ein Allzweck-SoC-Chip aus, bettet jedoch die erforderlichen heterogenen Integrationsfunktionen ein.

Ausblick: Vergleich von SoIC und SoC (Quelle: TSMC)

Samsung: Hybrid-Bonding aktiv einführen

Samsung Electronics beginnt ernsthaft mit der Einführung von Hybrid-Bonding, wobei Samsung „auf der einen Seite“ seine Fertigungskapazitäten verbessern und auf der anderen Seite HBM nutzen will.

Laut Branchennachrichten vom 1. Februar installieren Besi Semiconductor und Applied Materials auf dem Cheonan-Campus von Samsung Electronics Geräte für das Hybrid-Bonding. Der Cheonan Campus ist die fortschrittliche Produktionsbasis für Verpackungen von Samsung Electronics. Das Gerät soll voraussichtlich in Verpackungslösungen der nächsten Generation wie X-Cube und SAINT zum Einsatz kommen. Laut Brancheninsidern: „Soweit ich weiß, wird das Gerät für Nicht-Speicherverpackungen verwendet.“

Es versteht sich, dass die jüngste Investition von Samsung Electronics hauptsächlich der Stärkung seiner fortschrittlichen Verpackungsfähigkeiten dient. Samsung Electronics bereitet die Einführung des X-Cube mit Hybrid-Bonding vor. Die Branche prognostiziert, dass Hybrid-Bonding auch auf die Saint-Plattform angewendet werden kann, die Samsung Electronics ab diesem Jahr auf den Markt bringen will. Das Unternehmen plant, 3D-Packaging-Dienste wie Saint-S (Stapelung von SRAM auf Logikchips), Saint-L (Stapelung von Logikchips auf Logikchips) und Saint-D (Stapelung von DRAM-Chips auf Logikchips) anzubieten.

Branchenprognosen deuten darauf hin, dass die Investition von Samsung Electronics in Hybrid-Bonding-Anlagen die Herzen großer Kunden wie Nvidia und AMD erobern könnte. Dies ist auf die steigende Nachfrage nach Hybrid-Bonding in den CoWoS-Paketen zurückzuführen, die in den KI-Chips dieser Fabless-Kunden verwendet werden. Andererseits wird Samsungs HBM4 im Jahr 2025 auf den Markt kommen, heißt es in einem redaktionellen Blogbeitrag, der auf dem Samsung-Blog von SangJoon Hwang, Executive Vice President und Leiter des DRAM-Produkt- und Technologieteams bei Samsung Electronics, veröffentlicht wurde. Der HBM4-Speicher wird über Technologien verfügen, die für eine hohe thermische Leistung optimiert sind, wie z. B. nicht leitende Filmmontage (NCF) und Hybrid-Kupfer-Bonding (HCB).

Intel: Hybrid-Bonding ist in Sicht

Auf der IEDM-Konferenz 2022, dem 75. Jahrestag der Transistoren, demonstrierte Intel seinen Ehrgeiz, die Dichte der Verpackungstechnologie mithilfe der Hybrid-Bonding-Technologie um das Zehnfache zu erhöhen. Intel plant, diese Technologie auf seine 3D-Verpackungstechnologie Foveros Direct anzuwenden, die letztes Jahr kommerzialisiert wurde. Auf der diesjährigen ECTC veröffentlichte Intel einen Artikel zur Hybrid-Bonding-Technologie. Die Technologie auf der linken Seite des Diagramms heißt Foveros, mit Unebenheiten im Abstand von 50 Mikrometern und etwa 400 Unebenheiten pro Quadratmillimeter. Künftig will Intel den Bump-Pitch auf etwa 10 Mikrometer reduzieren und 10 000 Bumps pro Quadratmillimeter erreichen.

Das folgende Diagramm vergleicht traditionelle Bump-Bonding-Techniken mit Hybrid-Bonding-Techniken. Die Hybrid-Bonding-Technologie reduziert die Verbindungsabstände im Vergleich zur Unterfüllung auf weniger als 10 Mikrometer, was zu einer höheren Strombelastbarkeit, einer dichteren Kupferverbindungsdichte und einer besseren thermischen Leistung führt. Allerdings erfordert die Hybridklebetechnik neue Methoden zur Herstellung, Handhabung, Reinigung und Prüfung.

Berichten zufolge wird Intel voraussichtlich im Jahr 2024 als erstes Unternehmen die Hybrid-Bonding-Technologie zwischen seinen Logikchips und Interkonnektoren einführen. Foveros Direct wird voraussichtlich einen Hybrid-Die-to-Wafer-Bonding-Ansatz mit einem Rastermaß zwischen 9 und 10 verwenden Mikrometer. Im Vergleich dazu haben Intels Meteor-Lake-Produkte einen Pitch von 36 Mikrometern mithilfe der Hot-Compression-Bonding-Technologie (TCB), während Lakefield-Produkte einen Pitch von 55 Mikrometern mithilfe der Bump-Joining-Technologie über Silizium-Durchkontaktierungen (TSVs) haben.

SK hynix: HBM ist der erste Anbieter von Hybridklebungen

Auch der Speicherhersteller SK hynix hat Hybrid-Bonding im Blick. Letztes Jahr wurde SK hynix zu einem großen Profiteur dieser Runde des KI-Booms, indem es bei Chips mit hoher Bandbreite (HBM) führend war. Was Sie jedoch vielleicht nicht wissen, ist, dass SK Hynix auch für Verpackungstechnologie bekannt ist. Beispielsweise kann die CoC-Verpackungstechnologie (Chip on Chip) von SK hynix zwei (oder mehr) Chips elektrisch miteinander verbinden, ohne dass TSVs (Through-Silicon Vias) erforderlich sind. K hynix hat auch fortschrittliche Verpackungstechnologien wie heterogene Integration und Fan-out-RDL-Technologie entwickelt. Im vergangenen Jahr behauptete SK hynix seine Position als Branchenführer im Bereich HBM, indem es die Führung bei der Einführung des großflächigen Reflow-Molding-Underfill-Verfahrens (MR-MUF) bei der Produktion des HBM der fünften Generation übernahm.

Die MR-MUF-Technologie von SK hynix verbessert die Qualität der HBM-Verbindungen mit mehr als 100000 Mikrobumps. Darüber hinaus maximiert die Verpackungstechnologie die Anzahl der thermischen virtuellen Unebenheiten und sorgt durch die Verwendung eines hochwärmeleitenden geformten Unterfüllungsmaterials (MUF) für eine im Vergleich zur Konkurrenz überlegene Wärmeableitung. Dieser Fortschritt half SK Hynix, seinen Anteil am HBM-Markt zu steigern und schließlich eine führende Position im HBM3-Segment einzunehmen.

Heute fördert SK hynix aktiv den neuen „Hybrid-Bonding“-Prozess bei HBM-Chips, um seine führende Position auf dem Weltmarkt zu behaupten. Warum nutzt HBM also die Hybrid-Bonding-Technologie? Machen wir uns zunächst mit HBM-Chips vertraut, dem sogenannten HBM, bei dem es sich eigentlich um einen Speicher handelt, der die Geschwindigkeit der Datenverarbeitung durch Stapeln der Anzahl der DRAM-Schichten erhöht. Die Verbindung mit der DRAM-Schicht erfolgt hauptsächlich über TSV+-Füller. Laut SK hynix haben HBM-Chips derzeit eine Standarddicke von 720 Mikrometern (μm). „Wenn die Anzahl der HBM-Schichten 12 oder mehr erreicht, liegt möglicherweise ein Problem mit der Höhe vor, das durch den Einsatz der Hybrid-Bonding-Technologie gelöst werden muss“, sagte Kang Ji-ho, Leiter Wafer-Bonding bei SK Hynix, auf einer Konferenz . SK hynix geht davon aus, dass das HBM der sechsten Generation (HBM4), das etwa 2026 in Massenproduktion hergestellt wird, bis zu 16 Schichten erfordern wird, was eine große Herausforderung für die bestehende Verpackungstechnologie darstellt.

Die Hybridklebetechnik ist die Zukunft der HBM-Branche. Um es einfach auszudrücken: Wenn man sich HBM als ein mehrstöckiges Gebäude vorstellt, von dem jedes die Aufgabe hat, Daten zu speichern, ist die herkömmliche Verbindung über Through-Silicon Vias (TSV) + Füllstoffe allein bei zu vielen großen Stockwerken nicht der Fall genug, um seine Stabilität und Zuverlässigkeit aufrechtzuerhalten. Bei der Hybrid-Bonding-Technologie wird zwischen den einzelnen Schichten ein spezieller „Kleber“ aufgetragen, sodass keine zusätzlichen Stützen erforderlich sind, um die Schichten an Ort und Stelle zu halten, und die Dicke des Chips erheblich reduziert werden kann.

Kurz gesagt: Mit der Hybrid-Bonding-Technologie waren sie in der Lage, hochwertige Speicherchips zu entwickeln, die sowohl effizient als auch klein waren. Hybrides Kleben wird auch als „Traumverpackungstechnologie“ bezeichnet. SK hynix wird weiterhin die Entwicklung der HBM-Technologie anführen und in diesem Jahr die Anwendung von Hybrid-Bonding auf HBM4-Produkte ankündigen, was die Leistung und den Stromverbrauch von HBM4-Produkten revolutionieren wird.

Derzeit hat SK hynix einige Fortschritte gemacht. Auf der globalen Halbleiterkonferenz IEDM 2023 im Dezember letzten Jahres in den USA gab SK hynix bekannt, dass es die Zuverlässigkeit des bei der HBM-Herstellung verwendeten Hybrid-Bonding-Prozesses sichergestellt hat. Das Unternehmen berichtete, dass sein HBM-Produkt der dritten Generation (HBM2E) 8-schichtgestapelten DRAM verwendet und alle Zuverlässigkeitstests nach Einführung eines Hybrid-Bonding-Prozesses erfolgreich bestanden hat. In diesem Test bewertete SK hynix die Lebensdauer von HBM in einer Hochtemperaturumgebung und untersuchte die potenziellen Probleme, die während des Chip-Lötprozesses des Kunden auftreten können, und deckte dabei vier Hauptaspekte ab. Obwohl dieser Test mit der dritten Generation des Produkts durchgeführt wurde, was deutlich unter der HBM4-Spezifikation liegt, zeigt er auch das Potenzial der Hybridklebung.

Ergebnisse des HBM2E-Zuverlässigkeitstests mit SK Hynix Hybrid Bonding

Berichten zufolge soll SK hynix seine Hybrid-Bonding-Technologie zwischen 2025 und 2026 kommerzialisieren. In den neuesten koreanischen Mediennachrichten wurde darauf hingewiesen, dass SK hynix und TSMC kürzlich gemeinsam eine Allianz mit dem Namen „One Team Strategy“ ins Leben gerufen haben und die beiden gemeinsam die sechste Generation entwickeln werden HBM-Chips (High Bandbreite Memory), nämlich HBM4. Im Rahmen dieser Zusammenarbeit wird TSMC voraussichtlich die Herstellung eines Teils des HBM4-Chipprozesses übernehmen, der insbesondere wichtige Verpackungsprozesse zur Verbesserung der Produktkompatibilität und -leistung umfassen kann. Als Antwort sagte SK Hynix: „Das Unternehmen äußert sich nicht zu den Details der Allianz.“

Gerätehersteller, die „Schaufelverkäufer“ des Hybrid-Bondings

Die Hybridklebetechnik ist keine leichte Aufgabe. Die größte technische Herausforderung bestand darin, zu wirtschaftlichen Kosten eine fehlerfreie Kupfer-Kupfer-Verbindung mit nahezu keinem Chip-zu-Chip-Ausrichtungsfehler zu erreichen. Dies erfordert erhebliche Änderungen an vor- und nachgelagerten Prozessen sowie am Gerätedesign. Eine Schlüsselrolle kommt dabei der integrierten Prozessentwicklung und Co-Optimierung zu. Beim Hybridbonden zwischen Chips oder Wafern müssen deren Oberflächen auf höchstem Reinheitsgrad nahe der Atomebene gehalten werden. Der entscheidende Schritt besteht darin, die Silica-Isolierung präzise auszurichten und mit den Kupferkontakten zu verbinden. Dieser Prozess erfordert äußerst saubere und hochpräzise Klebegeräte. Zunächst müssen Reinigungs- und plasmaaktivierte Geräte vollständig für die Verklebung vorbereitet werden. Unmittelbar danach, im zweiten Schritt, wird der integrierte Schaltkreis mithilfe einer Bondmaschine präzise auf dem Wafer platziert. Angesichts der hohen Präzisionsanforderungen dieser Geräte sind sie relativ kostspielig und vergleichbar mit dem Preis von Front-End-Fertigungsgeräten. Laut Angebot von Besi liegen die Kosten für jedes Bondgerät zwischen 2 und 2,5 Millionen Euro.

Zu den wichtigsten Ausrüstungslieferanten im Hybrid-Bonding-Bereich zählen Applied Materials, KLA Tencor, Lam Research, ASM Pacific Technology (ASMPT) und BE Semiconductor Industries (BESI). So wie Schaufeln und Siebe für Goldgräber in der Zeit des Goldrauschs von entscheidender Bedeutung waren, sind Hybrid-Bonding-Geräte für Chiphersteller ein unverzichtbares Werkzeug, um technologische Durchbrüche zu erzielen. Die Genauigkeit, Zuverlässigkeit und Innovation ihrer Ausrüstung hängt direkt davon ab, ob Chiphersteller im harten Wettbewerb auf dem Markt gewinnen können.

Dank langjähriger Beziehungen zu Intel und TSMC ist der niederländische Back-End-Spezialist Besi derzeit im Bereich Chip-to-Wafer-Hybrid-Bonding gut aufgestellt. Laut seinem CEO Brickman hat die Semiconductor Manufacturing Company Besi vor acht Jahren gebeten, mit der Entwicklung von Bondern für ihre Technologie zu beginnen. „TSMC hat uns während der gesamten Lernkurve geholfen“, sagte er letztes Jahr in einem Interview mit Pierre Ferragu von New Street Research. „Wir befinden uns in einer einzigartigen Situation mit den richtigen Kunden. Wir haben von Anfang an Gewinner ausgewählt. Die Zusammenarbeit mit Applied Materials war äußerst hilfreich, um die Anforderungen einer Reinraumumgebung zu verstehen.“

BESI und Applied Materials arbeiten im Bereich Hybridbonden eng zusammen. Seit Oktober 2020 entwickeln Besi und Applied ihre Technologie durch die Gründung eines Centre of Excellence (CoE) in Singapur weiter. Betrachtet man die Hybrid-Bonding-Portfolios beider Unternehmen, so konzentriert sich Besi auf die Massenproduktion von Hybrid-Bonding-Die-Attach-Geräten, während Applied eine breite Palette von Geräten herstellt, von dielektrischen Abscheidungsgeräten über Plasmageräte bis hin zu chemisch-mechanischen Poliergeräten (CMP). Die Insepra SiCN- und Catalyst CMP-Systeme von Applied ermöglichen hochmoderne Hybridklebungen und verbesserte Oberflächenbehandlungen mit neuen Materialien. Wie bereits erwähnt, ist die Produktionslinie von Samsung auch das Ergebnis der gemeinsamen Bemühungen von Besi und Applied Materials. Die Gesamtkosten für den Bau einer Reinigungs- und Klebelinie belaufen sich laut Besi auf etwa 5 bis 6 Millionen Euro. Auf Applied Materials und Besi entfällt jeweils die Hälfte davon, je nach Anwendung – Speicher- oder Logikchips. Im Jahr 2021 gab Besi bekannt, dass sich sowohl Intel als auch TSMC zum Kauf von 50 Hybrid-Bondern verpflichtet haben. Im Jahr 2023 beginnen die Bestellungen wirklich zu wachsen, daher scheinen sich diese Pläne etwas zu verzögern, aber Besi sagt, dass das Unternehmen bereits über die Kapazität verfügt, 180 Hybrid-Bonder pro Jahr zu produzieren. Bei voller Auslastung dieser Kapazität bedeutet das einen zusätzlichen Umsatz von 400 Millionen Euro.

Die EV Group in Österreich liefert seit vielen Jahren eine plasmaaktivierte Anlage zur Reinigung von Chips und Wafern und zur Vorbereitung der Anlage für die Bestückung. EVG ist eine Partnerschaft mit ASM Pacific eingegangen, das Bonder bereitstellt. EVG hat sich auf dem Markt für hybrides Wafer-zu-Wafer-Bonding bewährt und ist mit Hunderten von Maschinen führend in diesem Markt. Sensoren in fast allen Mobiltelefonen durchlaufen bei EVG-Geräten einen Wafer-zu-Wafer-Prozess. Auf dem Markt für High-End-CMOS-Sensoren konkurriert EVG mit dem japanischen Unternehmen TEL.

Quelle: EV Group