FinFet-Prozessfluss-Bildung eines Dumb Gate

0010-20132 6" Transferklingenbaugruppe

Die Bildung der Flossen (Fin) und ihre Bedeutung

Die Flossen sind ein wichtiger Bestandteil der dreidimensionalen Struktur von FinFET-Geräten, die der Form einer Fischflosse ähnelt, daher der Name. Die Höhe der Rippen bestimmt direkt die Gate-Breite des FinFET, die für die Steuerung des Stromflusses entscheidend ist. Bei 22-nm- und darunter-Technologieknoten wird dies aufgrund der sehr geringen Finnengröße normalerweise durch Strukturierungstechniken wie SADP (Self-Aligned Double Patterning) oder SAQP (Self-Aligned Quadruple Patterning) erreicht.

Vorbehandlung mit ILD-Schichtabscheidung

0010-20129 6" Pufferklingenbaugruppe

ILD-Schichtabscheidung

Anschließend wird auf dem gereinigten Wafer eine ILD-Schicht (Inter Layer Dielectric) abgeschieden, bei der es sich im Allgemeinen um eine SiO2-Beschichtung handelt. Die Hauptaufgabe von ILD besteht darin, eine galvanische Isolierung zwischen den Lamellen bereitzustellen und als Füllmaterial im anschließenden CMP-Prozess (Chemical Mechanical Polishing) zu dienen. Die Wahl des richtigen ILD-Materials ist wichtig, um gute elektrische Eigenschaften und Ebenheit sicherzustellen.

ILD CMP

Darauf folgt ILD CMP, das Siliziumnitrid (SiN) als Endpunkterkennungsmaterial für das chemisch-mechanische Polieren verwendet. Das Ziel des CMP besteht darin, die Oberfläche der ILD-Schicht sehr flach zu machen, um nachfolgende Strukturierungs- und Ätzvorgänge zu erleichtern. Der Poliergrad muss während des CMP-Prozesses genau kontrolliert werden, um eine übermäßige Erosion der darunter liegenden kritischen Strukturen zu vermeiden.

Entfernen Sie SiN und PAnzeigeOxideSchicht

Sobald das CMP abgeschlossen ist, müssen die Siliziumnitrid-Hartmaske, die die Rippen bedeckt, sowie die Pad-Oxidschicht entfernt werden. Dieser Schritt erfolgt üblicherweise durch Nassätzen, wodurch nicht nur diese temporären Schutzschichten entfernt werden, sondern auch die Siliziumoberfläche auf der Finne freigelegt wird, um die anschließende Dotierung vorzubereiten.

Wachstum der Opferoxidschicht und Dotierung der Wannenzone

0010-20133 8"Transfer Blade Assy

Opferoxidwachstum

Unmittelbar danach wächst eine dünne Schicht Opferoxid auf der Oberfläche der Flosse. Diese Schicht dient dazu, die Finnen vor direkter Beschädigung bei der anschließenden Bohrlochdotierung zu schützen. Darüber hinaus kann Opferoxid dabei helfen, die Grenzen des Dotierungsbereichs zu definieren und die Dotierungsgenauigkeit zu verbessern.

Doping im Brunnenbereich

Zur Implantation der Maske wird eine Wannenzone angelegt, und es wird eine Ionenimplantation durchgeführt, um eine Isolationsfalle zwischen dem Kanal und dem Substrat zu bilden. In diesem Schritt wird ein Wannenbereich vom p- oder n-Typ erstellt, der eine geeignete Hintergrunddotierung für PMOS- bzw. NMOS-Geräte bietet. Anschließend wird die Opferoxidschicht entfernt und der Wafer gereinigt, um sicherzustellen, dass keine Rückstände den nachfolgenden Prozess beeinträchtigen.

Bildung einer Dumb-Gate-Struktur

Abscheidung einer Matte-Gate-Oxidschicht

Um eine temporäre Gate-Struktur aufzubauen, wird eine Dumb-Gate-Oxidschicht auf dem Wafer abgeschieden. Diese Oxidschicht dient als Grundlage für die anschließende Abscheidung und Planarisierung von Polysilizium.

Polysiliziumabscheidung und CMP

Anschließend wird eine Polysiliziumschicht auf der gesamten Oberfläche des Wafers abgeschieden und durch CMP geglättet. Die polykristalline Siliziumschicht fungiert als temporäres Gate-Material, bis das endgültige High-k-Metall-Gate es ersetzt. Während des CMP-Prozesses ist die Dicke der Polysiliziumschicht gleichmäßig, um die nachfolgenden Strukturierungsschritte zu unterstützen.

Hartmaskenabscheidung

Als nächstes wird eine Hartmaske (HM) auf der Polysiliziumschicht abgeschieden, um die nachfolgende Gate-Strukturierung zu steuern. Je nach Technologieknoten kann bei einem Gate-Abstand von mehr als 80 nm eine einzelne 193-nm-Immersionslithographie zur Bildung eines Linien-Abstand-Musters verwendet werden; Für kleinere Gate-Abstände sind Multiplikationstechniken wie SADP oder SAQP erforderlich. Die Wahl der Hartmaske und die Abscheidungsbedingungen sind entscheidend für die Genauigkeit der nachfolgenden Strukturierung.

Tormusterung

Eine Gate-Maske wird angewendet, um im Fotolack ein linienfreies Muster zu erzeugen. Nach dem Ätzen der Hartmaske, dem Ablösen des Fotolacks und dem Reinigen wird eine Schneidmaske aufgebracht und das Linienmuster der Hartmaske durch Ätzen abgeschnitten. Schließlich wird das Polysilizium unter Verwendung des resultierenden Hartmaskenmusters geätzt, um eine entworfene dumme Gate-Struktur zu erzeugen.