VLSI 2024, worüber haben die Chip-Giganten gesprochen?

0200-20210

0200-09315

0200-00234

 

Das IEEE VLSI Technology and Circuits Symposium 2024, das modernste F&E-Erfolge im Bereich der Halbleiterbauelement-Prozesstechnologie und der integrierten Schaltkreistechnologie präsentiert, wurde am 16. Juni 2024 (Ortszeit) in Hawaii, USA, eröffnet.

432-Kern RISC-VFGleitkommaABeschleuniger

Als Höhepunkte gab es 11 Präsentationen aus dem Bereich der Schaltungstechnik. Interessante Vorträge werden nach Themen wie Prozessor und Speicher ausgewählt. Die ersten Themen waren „Prozessoren und System-on-Chips“, „Geräte und Beschleuniger für maschinelles Lernen“, „Speichertechnologie“ und „Digitale Schaltungen, Hardwaresicherheit, Signalintegrität und IO“.

Auf der Prozessorseite haben die ETH Zürich, die Stanford University und die Universität Bologna gemeinsam einen Gleitkomma-Rechenbeschleuniger entwickelt, der auf der RISC-V-Architektur basiert. Er besteht aus 432 Kernen als Dual-Chiplets, und auf derselben Platine sind zwei HBM2E-Module mit einer Speicherkapazität von 16 GB montiert. Für Template-Operationen und spärliche lineare Algebra-Operationen. Bis zu 28,1 GFLOPS/W Gleitkomma-Leistung pro Leistung.

Im Bereich des maschinellen Lernens haben das Korea Advanced Institute of Science and Technology (KAIST) und Samsung Electronics gemeinsam einen Speicherbeschleuniger () mit integriertem 1T1C-Einheits-DRAM entwickelt. Kompatibel mit Modellen des maschinellen Lernens wie ResNet, BERT und GPT-2. DIE RECHENLEISTUNG PRO EINHEITSLEISTUNG BETRÄGT BIS ZU 28,1 TOPS/W. Es wird angenommen, dass Verbesserungen beim SQNR (Signal Quantization-to-Noise Ratio) und bei der Energieeffizienz erzielt werden. Der Herstellungsprozess erfolgt in 28 nm. Integriertes 27-Mbit-DRAM.

In Bezug auf die Speichertechnologie hat Arm SRAM-Makros für die Zwischenspeicherung von Primärdaten entwickelt, die mit Frequenzen von bis zu 7 GHz arbeiten (Nr. 16-3). Die SRAM-Einheit ist ein 1R1RW-System mit 8 Transistoren. Der Herstellungsprozess beträgt 3 nm und die Speicherdichte beträgt 11,2 Mbit/mm². In Bezug auf digitale Schaltkreise haben die Seoul National University und die Columbia University gemeinsam ein stromsparendes, hochpräzises End-to-End-Spracherkennungssystem für 10-Schlüsselwörter entwickelt. Entwickelt, um mobile Geräte mit Sprachbefehlen zu starten/steuern. Der Stromverbrauch beträgt nur 5,6 μW. Die Erkennungsgenauigkeit beträgt 92,7 %.

BeschlagnahmePrediction SoC mitUbeaufsichtigtLVerdienen

Die nächsten Themen sind „Medizinische Biogeräte/Schaltkreise/Systeme“, „Sensoren/Bildgeber/IoT/MEMS/Anzeigeschaltkreise“ und „Datenkonverter“.

Im Bereich der medizinischen Biologie wird die UC Berkeley über die Entwicklung von SoCs zur Vorhersage und Klassifizierung von Anfällen berichten. Durch die Implementierung eines Klassifikators, der unbeaufsichtigtes sequentielles Lernen zur Vorhersage verwendet, wird die Siliziumchipfläche auf ein Fünftel der Fläche herkömmlicher Modelle reduziert und der Stromverbrauch auf ein Drittel des Stromverbrauchs herkömmlicher Modelle gesenkt.

Für Sensoren/Bildgeber hat Canon einen 1-Megapixel-SPAD-Bildsensor (Single Photon Avalanche Diode) entwickelt, der selbst bei einer hohen Beleuchtungsstärke von 50.000 Lux Entfernungen messen kann. Durch die Konfiguration eines Netzwerks, das Emissionsinformationen von benachbarten Pixeln sendet und empfängt, ist es möglich, Entfernungen in einer Umgebung mit hoher Beleuchtung zu messen.

In Bezug auf die Datenkonvertierung haben die University of Southern California und MediaTek gemeinsam eine Hochgeschwindigkeits-Zeitbereichs-Analog-Digital-Konvertierungsschaltung (ADC) mit 16 Gsample/s entwickelt, und für das Papier wurde die 10--Bit-Hochauflösung ausgewählt. Es ist mit einer Pipeline-by-Step-Approximations-Zeit-Digital-Konvertierungsschaltung (TDC) mit Verzögerungsänderungskorrektur und Verzögerungsoffset-Hintergrundkorrektur ausgestattet. Der Herstellungsprozess ist ein 4-nm-CMOS-Prozess.

Drahtlose CMOS-Sende-/Empfangsschaltung im 110-170GHz-Frequenzband, das für 6G-Mobilfunkterminals verwendet wird

Die letzten Themen sind „Analog- und Mixed-Signal-Schaltungen“, „Kabelgebundene und faseroptische Transceiver/Glasfaserverbindungen“ und „Drahtlose und HF-Geräte, -Schaltungen und -Systeme“.

Auf der analogen Seite hat Samsung Electronics einen Class-D-Audioverstärker für Mobilgeräte mit einem THD+N (Total Harmonic Distortion plus Noise) von 0,00086 % und einem PSRR (Supply Voltage Rejection Ratio) von 118 dB entwickelt. Die maximale Leistung beträgt 5,8 W und der maximale Wirkungsgrad 93,2 % (Last 8 Ω).

In Bezug auf die Verbindung hat TSMC ultraschnelle Kommunikationsverbindungen zwischen dreidimensionalen gestapelten Siliziumchips entwickelt. Computerchips mit 5-nm-FinFET-Technologie und SRAM-Chips mit 6-nm-Technologie werden zusammengestapelt, um eine Kommunikationsverbindung von 16 Gbit/s pro Kanal unter Verwendung der PAM-4-Methode mit einem Abstand von 9 μm zu bilden. Die Anzahl der Sende- und Empfangsverbindungen beträgt 80 Spuren. Die Kommunikationsgeschwindigkeit pro Flächeneinheit (1 Quadratmillimeter) erreicht 17,9 Tbit/s.

Intels Forschung zu einem 4--Kanal-Lichtempfängerschaltkreis mit 50 Gbit/s pro Kanal (NRZ-Signal) wurde ebenfalls als bemerkenswerte Arbeit ausgewählt. Abnehmbare Glasfaseranschlüsse, Fotodioden, Transimpedanzverstärker-ICs (TIA) und Empfangsdatenpfad-ICs sind alle im selben Gehäuse untergebracht.

Das Tokyo Institute of Technology hat eine CMOS-Sende-/Empfangsschaltung für das D-Band (110 GHz bis 170 GHz) für mobile Kommunikationsterminals der nächsten Generation (6G) entwickelt. Die 4-Kanal x 4-Antenne MIMO (Multiple-Input Multiple-Output)-Kommunikation ist mit einer Sende-/Empfangsschaltung von 200 Gbit/s pro Spur konfiguriert, wodurch eine Gesamtkommunikationsgeschwindigkeit von 640 Gbit/s erreicht wird.

Intel 3-Prozessor, 2.5D-Paket, verbessertes Foveros und mehr veröffentlicht

Im Feld der Geräte-/Prozesstechnologie stammen 5 Projekte aus der „neuesten und nächsten Generation der Geräte-/Prozesstechnologie für CMOS-Logik“, 4 Projekte aus der „Speichertechnologie der nächsten Generation“ und 1 Projekt aus der Transistortechnologie „Volloxidmaterial“. Insgesamt wurden 11 Arbeiten als bemerkenswerte Arbeiten ausgewählt, eine davon aus der „Leistungsbewertung von PPA der Angstrom-Generation unter Berücksichtigung thermischer Effekte“.

„Die neueste Geräte-/Prozesstechnologie der nächsten Generation für CMOS-Logik“ enthält einen technischen Überblick über Intels hochmodernen Massenproduktionsprozess „Intel 3“ und Intels 2,5-dimensionale (2,5D) Verpackungstechnologie „Foveros“. Die Ergebnisse der Entwicklung der Herstellung hochdichter MIM-Kondensatoren wurden als Monographie ausgewählt.

Darüber hinaus verfügt Samsung Electronics (nachfolgend Samsung genannt) über die 3D-Stacked-Transistor-Technologie (CFET) mit selbstausrichtendem direkten Rückseitenkontakt und Rückseiten-Gate-Kontakt sowie über die 2-nm-Nanosheet-FET-Rückseiten-Stromversorgungstechnologie von IBM Research (die auch für die Miniaturisierungstechnologie von zweidimensionalen Übergangsmetalldisulfid-(MoS2)-Kanaltransistoren ausgewählt wurde, die von TSMC und anderen gemeinsamen Forschungsteams und TSMC entwickelt wurde).

Wortleitungs-Air-Gap-Isolierung unterstützt 3D-NAND-Flash-Erweiterung

Als nächstes wurden unter den Speichertechnologien der nächsten Generation die 3D-NAND-Flash-Zellenverdünnungstechnologie von Micron Technology (nachfolgend „Micron“ genannt) und die Feintransistortechnologie von Micron für ferroelektrischen nichtflüchtigen DRAM, die Selector-Only-Memory-Technologie (SOM) von SK hynix sowie die ferroelektrische nichtflüchtige SRAM-Technologie einer gemeinsamen Forschungsgruppe, an der auch Sony Semiconductor Solutions beteiligt ist, als bemerkenswerte Beiträge ausgewählt.

Berichten zufolge führt die von Micron Technology entwickelte 3D-NAND-Flash-Zellenverdünnungstechnologie einen Luftspalt in den Zwischenschicht-Isolierfilm zwischen den gestapelten Wortleitungen ein, um die parasitäre Kapazität der Wortleitungen zu verringern, und trennt den Ladungsaufnahmebereich für jede Zelle, um Interferenzen zwischen benachbarten Zellen zu unterdrücken.

Von Micron Technology entwickelte Mikrotransistortechnologie für ferroelektrischen nichtflüchtigen DRAM. Die Dual-Gate-Dünnschichttransistortechnologie ermöglicht einen kleinen zellselektiven Transistor mit einer Größe von 4F2 (F2 ist das Quadrat der Designregel).

SK hynix entwickelte die Selector Memory Only (SOM)-Technologie und fertigte ein Array von Speicherzellen mit einem Halbabstand von 16 nm an der Schnittstelle der Speicherzellen, was für SOM ausreichend ist.

Die ferroelektrische nichtflüchtige SRAM-Technologie, die von einer gemeinsamen Forschungsgruppe entwickelt wurde, an der auch Sony Semiconductor Solutions beteiligt war, brachte einen 16-Kbit-nichtflüchtigen SRAM-Makroprototyp unter Verwendung eines 1T1C-Zellsystems mit einem zellselektiven Transistor und einem HZO-basierten ferroelektrischen Kondensator hervor. Durch den Einsatz der 130-nm-Technologie wurde eine Fertigungsausbeute von 100 % erreicht.

Die ferroelektrische nichtflüchtige SRAM-Technologie, die von einer gemeinsamen Forschungsgruppe entwickelt wurde, an der auch Sony Semiconductor Solutions beteiligt war, brachte einen 16-Kbit-nichtflüchtigen SRAM-Makroprototyp unter Verwendung eines 1T1C-Zellsystems mit einem zellselektiven Transistor und einem HZO-basierten ferroelektrischen Kondensator hervor. Durch den Einsatz der 130-nm-Technologie wurde eine Fertigungsausbeute von 100 % erreicht.

In der Kategorie „Transistortechnologie für alle Oxidmaterialien“ wurde die 3D-Vertikalintegrationstechnologie von Indiumoxidmaterialien (In2O3) des gemeinsamen Forschungsteams der Purdue University und Samsung als bemerkenswerte Arbeit ausgewählt. Vertikale Transistoren bestehen aus Dünnschichtkanälen aus Indiumoxid und Dickschicht-Gate-Elektroden. Der Film wird mithilfe der Atomlagenabscheidungstechnologie (ALD) gebildet.

In der „Leistungsbewertung der Leistung der PPA-Leistung der Angstrom-Generation unter Berücksichtigung thermischer Effekte“ wurde eine Monographie ausgewählt. Die PPA von Nanosheet-FETs der 10A-Generation (1 nm-Generation) und monolithischen komplementären FETs (CFET) der 5A-Generation (0,5 nm-Generation) wurde bewertet.