Warum wird das Silizium vom P-Typ üblicherweise in der Chipherstellung verwendet?

Von frühen planaren CMOS-Prozessen bis hin zu fortgeschrittenen FinFETs werden P-Substrate weiterhin in integrierten Schaltungskonstruktionen eingesetzt. Warum wird die Herstellung integrierter Schaltungen mehr in Richtung P-Typ-Silizium voreingenommen?
Was ist ein Silizium vom P-Typ gegen N-Typ-Silizium?

In intrinsischem Silizium ist die Leitfähigkeit schlecht; Wenn pentatente Elemente (wie Phosphor P, Arsen AS und Antimon SB) hinzugefügt werden, wird ein zusätzliches "freies Elektron" hergestellt. Diese freien Elektronen können sich frei bewegen.

Dotiert mit einem dreifachen Element (z. B. Bor B), da das Boratom ein Valenzelektron weniger als Silizium hat → es wird im Kristallgitter "Löcher" bilden; Diese Löcher können sich frei bewegen und zu den Mehrheitsbetreibern werden, mit denen NMOs -Geräte aufgebaut werden.

Was ist die Geschichte und die praktischen Gründe für die Einführung von Silizium vom P-Typ?

0040-09094 Chamber 200 mm

1, NMOS -Geräte dominierten in den frühen Tagen

In den 70ern 80ern verwendeten frühe digitale Schaltkreise hauptsächlich NMOS-Logikschaltungen. NMOS-Strukturen sind schnell und leicht hergestellt und können direkt auf P-Typ-Substraten gebaut werden, ohne zusätzliche Brunnenstrukturen zu benötigen.

Daher sind Substrate vom p-Typ die Substrate, die NMOS-Geräte natürlich unterstützen.

2, CMOS-Technologie setzt die P-Type-Waferstruktur fort

Mit dem Aufkommen der CMOS -Technologie ist es erforderlich, sowohl NMOs als auch PMOS zu integrieren:

NMOs: Immer noch auf dem P-Typ-Substrat (kompatibel mit früheren NMOS-Strömen)

PMOS: Bauen Sie N-Well auf einem P-Typ-Substrat, um PMOS zu unterbringen

Dies bedeutet, dass mit nur einem zusätzlichen Dopingschritt die CMOS-Herstellung bei vorhandenen P-Typs-Substraten abgeschlossen werden kann.

715-031986-005 HSG LWR -Reaktionskammer

3, Prozesskompatibilität und Ertragskontrolle

Die Verwendung von Substraten vom P-Typ erleichtert es einfacher, die Probleme mit dem Verriegelungsprobleme zu steuern.

Als wenige Elektronen (im P-Typ) ist der Diffusionsabstand kurz und der parasitäre Effekt ist leicht zu unterdrücken.

Das Substrat Erdungsdesign und die Fallenisolationsstruktur werden ebenfalls rund um den Siliziumprozess vom P-Typ optimiert.

4, Substratpotentialfixierung (vereinfachte Vorspannung)

Das P-Typ-Substrat kann direkt als einheitliches Referenzpotential (GND) geerdet werden; Bei N-Typ-Substraten sollte das Substrat mit VDD angeschlossen werden, wodurch potenzielle Schwankungen aufgrund von Laständerungen führt, was zu PMOS-VT-Drift- und Rauschproblemen führt.