Herstellung und Prüfung von Wafer

WaferHerstellungUndPrüfen

Die Herstellung von Waferherstellung in der Herstellung von Halbleitern kann in fünf Herstellungsstadien unterteilt werden:

In diesem Dokument werden die ersten drei Schritte wie folgt beschrieben:

· Wafervorbereitung

· Herstellung von Wafer

· Wafer -Test

0010-37264 Cooldown Chamber Multi Slot Ass'y

Wafervorbereitung
Bei der Herstellung von Wafer besteht der Trend, die Größe zu erhöhen, was die folgenden Auswirkungen hat: Produktivität: Erhöhte Wafergröße kann die Produktivität erheblich verbessern. Bei der Verarbeitung großer Wafer steigt die Gesamtzahl der Chips, die pro Zeiteinheit erzeugt werden können, aufgrund der signifikanten Zunahme der Anzahl der Chips, die an jedem Wafer aufgenommen werden können.
Produktionskosten: Erhöhung der Wafergröße kann die Produktionskosten senken. Große Wafergrößen reduzieren Wafer-to-Wafer-Würfelverluste und verbessert die Materialnutzung weiter und reduzieren gleichzeitig die durchschnittlichen Kosten pro Würfel.

CHIP -Design: Große Wafergrößen bieten mehr Platz für das Chip -Design, sodass Designer komplexere und effizientere Schaltungskonstruktionen bei einem einzigen Wafer erreichen können.
Prozesskomplexität: Eine erhöhte Wafergröße erhöht auch die Komplexität des Herstellungsprozesses. Beispielsweise gibt es höhere Anforderungen an die Gleichmäßigkeit des monokristallinen Siliziumwachstums, und Parameter wie Temperatur und Drehzahl müssen bei der Zeichnung von monokristallinen Siliziumstäben großer Größe genau gesteuert werden.

Ausrüstungsinvestition: Die Produktionslinie großer Wafer erfordert spezielle Geräte, wie die Kosten einer einzelnen EUV-Lithographiemaschine über 100 Millionen US-Dollar, und die unterstützende Ablagerungs- und Ätzgeräte sind teuer.

WaferHerstellung

Die Herstellung von Wafer ist die Kernverbindung der Herstellung von Halbleiter integrierter Schaltung, die mit einem bestimmten Prozessfluss durch wiederholte Reinigung, Dünnfilmvorbereitung, Photolithographie -Strukturierung, Radierung und Doping und andere Verarbeitungsprozesse entspricht und schließlich die Chipherstellung von integrierten Schaltkreisen an der Wafer abschließen.
Die Herstellungsanlagen der Wafer werden häufig in verschiedenen Zonen unterteilt, die auf einzelnen Prozessmodulen basieren, um einen reibungslosen und effizienten Produktionsprozess zu gewährleisten.

Lithographiezone: Das entworfene Schaltungsmuster wird auf die Oberfläche des Wafers übertragen. Exposition, Entwicklung und Ätzen werden von Fotoleiter und Retikeln durchgeführt. Der Photoresist unterliegt eine chemische Reaktion unter UV -Licht, um ein Muster zu bilden, das dem Muster des Absehens entspricht. Dann wird der Bereich, der nicht vom Photoresist geschützt wird, durch Ätzen entfernt, um die gewünschte Schaltungsstruktur zu bilden. Wenn die Merkmalsgröße des Geräts abnimmt, verschiebt sich die Wellenlänge der von der Lithographiemaschine verwendeten Lichtquelle in die tiefe ultraviolette Richtung, um die Lithographiegenauigkeit zu verbessern. Heutzutage wird der Lithographieraum größtenteils mit gelbem Licht beleuchtet, so dass der Lithographieraum manchmal als gelbe Raumbereich bezeichnet wird.
Ätzzone: Entfernt Material von der Oberfläche des Wafers, um ein bestimmtes Muster zu bilden. Dies beinhaltet sowohl nasse Ätzen als auch trockenes Ätzen. Nassetching verwendet eine chemische Lösung, um Material zu entfernen, während das trockene Ätzen Material durch physikalische oder chemische Methoden wie Plasma oder reaktive Ionenstrahlen beseitigt. In den frühen Tagen war es hauptsächlich nasse Ätzen, die normalerweise in einem Bereich gereinigt wurde. Wenn die Merkmalsgröße des Geräts jedoch abnimmt, wird die anisotrope Trockenätzung mehr verwendet. Die Trockenrüstung bietet eine bessere Bedienkontrolle und eine kritische Dimensionskontrolle, um den Anforderungen feinerer Schaltungsstrukturen zu erfüllen.

Ionenimplantationszone: Passen Sie die elektrischen Eigenschaften der Waferoberfläche an, um die gewünschte Dopingschicht zu bilden. Ein beschleunigter Strahl dotierter Atome wird verwendet, um die Oberfläche des Wafers mit einem Ionen -Implanter zu bombardieren, der Unreinheitsatome in den Wafer injiziert. Injizierte Wafer müssen in der Regel geglüht werden, um den Schaden zu reparieren und die dotierten Atome zu aktivieren. In den frühen Tagen übernahm Halbleiterdoping hauptsächlich den Hochtemperaturofendiffusionsprozess. Mit der Abnahme der charakteristischen Größe des Geräts sind die Anforderungen an die Morphologie der PN -Übergangstiefe und der Verteilung der Verunreinigungskonzentration in Silizium jedoch erhöht, und die Ionenimplantationstechnologie ist allmählich zur Mainstream -Doping -Methode geworden. Die Ionenimplantationstechnologie hat die Vorteile einer hohen Dopingkonzentration, einer guten Gleichmäßigkeit und einer starken Kontrollierbarkeit.
Dünnfilmbereich: Auf der Oberfläche des Wafers werden verschiedene dünne Filme gebildet, z. B. eine Isolierschicht, eine Halbleiterschicht oder eine Leiterschicht. Dazu gehören Methoden wie chemische Dampfablagerung (CVD) und physikalische Dampfabscheidung (PVD). CVD legt gasförmige Verbindungen auf Substraten durch thermische Zersetzung oder chemische Reaktionen ab; PVD legt das Material durch physikalische Prozesse wie Verdunstung oder Sputtern auf das Substrat ab. Die Vorbereitung des Dünnfilms wird bei der Herstellung von Wafer häufig verwendet. Beispielsweise werden SiO₂ -Filme häufig als Isolierschichten verwendet, und polykristalline Siliziumfilme werden verwendet, um Transistorentore usw. zu machen.

Diffusionszone: Die Namensdiffusionszone wird weiterhin verwendet, obwohl der Hochtemperaturofen-Diffusionsprozess in der modernen Waferherstellung fast nicht mehr verwendet wird. Heute wird dieses Gebiet hauptsächlich für Prozesse wie thermisch angebaute Kieselsäurefilme, konventionelle thermische Glühen und schnelles thermisches Tempern (RTA) verwendet. Wenn die Merkmalsgröße des Geräts abnimmt und die Prozessanforderungen zunehmen, ändert sich auch die Arbeit in der Diffusionsregion. Jetzt konzentriert sich dieser Bereich mehr auf die Qualität des Siliziumoxidfilms und auf die Effizienz des Tempernsprozesses.
Metallisationszone: Auf der Oberfläche des Wafers wird eine Metallverbindungsschicht gebildet, um die einzelnen Geräte mit einer vollständigen Schaltung miteinander zu verbinden. Einschließlich des Aluminium -Metallisationsprozesses und des Damaskus -Kupfermetallisation usw. Das Aluminium -Metallisationsprozess erfordert eine Elektronenstrahlablagerung von Aluminium, Magnetron -Sputter -Aluminium und trockenes Ätzen von Aluminium; Der Damaskus-Prozess der Kupfermetallisation erzeugt dagegen miteinander verbundene Schichten, indem Kupfer in vorgeknitterten Gräben gefüllt wird. Mit der Verringerung der Merkmalsgröße des Geräts und der Verbesserung der Prozessanforderungen ist der Damaskus -Prozess der Kupfermetallisation nach und nach zur Mainstream -Metallisationsmethode geworden. Dieser Vorgang kann die Kontamination der zugrunde liegenden Teile des Geräts durch Kupfer vermeiden und die Leistung und Zuverlässigkeit der Schaltung verbessern.

Epitaxialregion: Wachsen eines dünnen Films aus monokristallinem Silizium auf einem Siliziumsubstrat (homogene Epitaxie) oder einem dünnen Film anderer Materialien auf einem Silizium -Substrat (Heteroepitaxie), um die Bedürfnisse eines bestimmten Geräts zu erfüllen. Methoden wie Dampfphasen -Epitaxie (VPE) sind enthalten. Eine neue Schicht aus monokristallinem Silizium oder einem dünnen Film eines anderen Materials wird durch eine chemische Reaktion auf der Oberfläche des Wafers abgelagert. Der epitaxiale Prozess wird häufig bei der Herstellung von integrierten Hochleistungsschaltungen und speziellen Geräten verwendet. Beispielsweise können epitaxiale Schichten verwendet werden, um Hochgeschwindigkeitstransistoren, Geräte mit geringer Leistung usw. herzustellen. Um die Genauigkeit und Effizienz der Lithographie weiter zu verbessern, ist extreme ultraviolette Lithographie (EUVL) -Technologie entstanden; Um die Leistung und Effizienz des Ätzprozesses zu verbessern, hat sich unter anderem die Technologie der Atomic Layeretching (ALE) entstanden. Die Anwendung dieser neuen Technologien macht den Waferherstellungsprozess anspruchsvoller, effizienter und zuverlässiger.

0040-22451 Sockel 150 mm Abklingzeit, 3 Punktkontakt

Wafertest
Der Wafer -Test ist ein kritischer Bestandteil des Semiconductor -Herstellungsprozesses, mit dem sichergestellt werden soll, dass jeder Chip die Entwurfsspezifikationen und die funktionalen Anforderungen vor der Verpackung erfüllt. Die Waferprüfung umfasst eine Vielzahl von Inline-Inspektionen und -messungen während des Waferherstellungsprozesses sowie Funktions- und Leistungstests von integrierten Schaltungschips mit einer Sondenkarte nach der Chipherstellung. Das Folgende ist eine detaillierte Beschreibung der Wafer -Testphase:

Inline-Inspektions- und Messzweck: Durchführung einer Echtzeitinspektion während des Herstellungsprozesses des Wafers, um sicherzustellen, dass die Prozessparameter den Standards entsprechen und Prozessabweichungen rechtzeitig erkennen und korrigieren. Gleichzeitig werden verschiedene physikalische Parameter des Wafers genau gemessen, z. B. Durchmesser, Flachheit, Dicke usw., um sicherzustellen, dass die Qualität des Wafers den Standardanforderungen entspricht.

Methode: Optische oder andere Ausrichtungstechniken wurden verwendet, um die Testpunkte auf dem Wafer genau für die Echtzeitinspektion mit der Sondenkarte auszurichten. Gleichzeitig werden fortschrittliche Messinstrumente und -geräte wie Laserinterferometer, Atomkraftmikroskope usw. verwendet, um die Messung der Wafer nicht kontaktisch durchzuführen.

Anwendung: Inline-Inspektion wird in verschiedenen Prozessmodulen im Waferherstellungsprozess wie Lithographie, Ätzen, Doping usw. häufig verwendet, um die Prozessqualität und die Produktionseffizienz sicherzustellen. Messungen werden verwendet, um sicherzustellen, dass die Qualität des Wafers den Standardanforderungen entspricht und die Datenunterstützung für die Prozessoptimierung bereitstellt. Der Zweck der Prüfung von Sondenkarten besteht darin, die elektrische Leistung jedes Chips auf dem Wafer zu testen und qualifizierte Chips auf nachfolgende Verpackungen herauszufinden. Methode: Eine Sondenkarte wurde verwendet, um die elektrischen Kontaktpunkte jeder nackten Stempel für Funktionstests zu untersuchen. Die Sonde auf der Sondenkarte steht in direktem Kontakt mit den Lötverbindungen oder -vorsprüngen auf dem Chip, und das Chip -Signal wird abgeleitet, und dann wird die automatische Messung mit relevanten Testinstrumenten und Softwarelegelung realisiert. Technische Details: Sondenkarten sind ein wichtiges Werkzeug für Wafer -Funktionsprüfungen, die typischerweise aus Sonden, elektronischen Komponenten, Drähten und gedruckten Leiterplatten (PCB) bestehen. Die Sonde auf der Sondenkarte ist so dünn wie ein Haar und in der Lage, genaue Kontakt mit dem Pad auf dem Würfel herzustellen. Technologieentwicklung: Wenn die Größen der Geräte abnehmen und die Prozessanforderungen steigern, entwickeln sich die Probe -Karten -Testtechniken weiter. Beispielsweise entstanden die Flying Probe-Testtechnologie, die einen direkten Kontakt mit Sondenkartenanschlussnadeln für vollständige Kontinuitätstests zwischen PCB- und Keramikplatten ermöglicht, wodurch die Notwendigkeit von anwendungsspezifischen Schnittstellenboards oder -vorrichtungen beseitigt wird. Der Zweck der fehlerhaften Chip -Markierungsmethode: Nachdem der defekte Chip erkannt wurde, wird er als unqualifiziert markiert, sodass er im nachfolgenden Waferwürfel- und Verpackungsprozess beseitigt werden kann.

Methode: Im frühen Stadium wurde der fehlerhafte Chip eingefärbt, damit er für die Verpackung abgelehnt werden konnte. Der Computer, der jetzt Mehrzwecktests ist, erfasst den Ort des fehlerhaften Chips auf der Wafer-Bitmap. Technologieentwicklung: Mit der Entwicklung von Automatisierung und Informationstechnologie verbessert sich auch die Methode zur Markierung fehlerhafter Chips ständig. Jetzt können computeraufzeichnete Waferbitmaps fehlerhafter Chips genauer lokalisieren und die Produktivität und die Produktqualität verbessern. Die Auswirkungen der Entwicklung von Testmethoden auf die Produktionseffizienz und die Produktqualität: Produktivität: Automatisierte Tests mit der Entwicklung der automatisierten Testtechnologie ist der Wafer -Testprozess effizienter und zuverlässiger. Automatische Tests können die manuelle Intervention verringern und die Testgeschwindigkeit und -genauigkeit verbessern und so die Produktivität erhöhen. Intelligente Tests mit der Entwicklung der Technologie für künstliche Intelligenz begannen zu untersuchen, wie Algorithmen für maschinelles Lernen verwendet werden, um den Testprozess zu verbessern. Beispielsweise wird AI verwendet, um Änderungen in UI -Elementen zu identifizieren und Testskripte automatisch anzupassen. Oder verwenden Sie maschinelles Lernmodelle, um vorherzusagen, welche Teile Ihres Codes mit größerer Wahrscheinlichkeit Fehler enthalten. Intelligente Tests können die Testeffizienz und -genauigkeit weiter verbessern und die Testkosten senken. Produktqualität: Frühe Erkennung von Defekten, durch Technologien wie Online -Inspektions- und Sondenkartentests, finden Sie zu Beginn des Waferherstellungsprozesses defekte Chips, wobei sie vermeiden, dass sie in den nachfolgenden Verpackungs- und Testprozess eintreten und damit die Produktqualität verbessert werden. Genauer Fehlerort, mit der Verbesserung der Fehlerchip -Markierungsmethode kann der Fehlerchip genauer lokalisiert werden, Fehleinschätzungen und verpasste Beurteilungen vermeiden und die Produktqualität weiter verbessern. Diese Technologien und Methoden in der Wafer -Testphase gewährleisten nicht nur die Qualität und Leistung der Chips, sondern bringen auch erhebliche wirtschaftliche Vorteile für die Halbleiterherstellungsindustrie, indem sie die Produktionseffizienz und die Reduzierung der Testkosten steigern.