TSV -Prozess

TSVPRokessOVerview

Die 2.5D/3D-Verpackungstechnologie hat als aktuelle hochmoderne Technologie für fortschrittliche Verpackungen eine Vielzahl von Lösungen und wird dynamisch entsprechend den unterschiedlichen Anwendungsbedürfnissen und der Entwicklung der Technologie, der Abdeckung von Chips, der Chip-Bindung, der Drahtbindung, der Flip-Bindung, des TSV, der Plastikverpackung, des Substrates, des Blei-Rahmens, der Dünnfilmprozess und anderer Typen und anderen Typen einstellen. Einige Prozesse müssen gemäß den spezifischen Anforderungen von 2,5D/3D -Verpackungen weiterentwickelt werden, wie z. Zusätzlich zum TSV -Prozess hat dieses Buch die meisten verwandten Technologien eingeführt, und aufgrund von Platzbeschränkungen konzentriert sich dieses Kapitel nur auf die TSV -Prozesstechnologie.

Im Vergleich zur Drahtbindung kann TSV die Länge der Verbindungsdrähte erheblich verkürzen, die Signalübertragungsverzögerung und den Verlust reduzieren, die Signalübertragungsgeschwindigkeit und die Bandbreite erhöhen, den Stromverbrauch reduzieren und die Verpackungsgröße reduzieren und eines der effektiven Mittel zur Erreichung multifunktionaler, hoher Leistung, hoher Zuverlässigkeit sowie leichter, dünnerer und kleineres System-in-Taps sind. Als Kerntechnologie von 2,5D/3D -Verpackung unterscheidet sich TSV von anderen 3D -Verpackungen, die Vermittler wie Substrate und Filmkabel verwenden, und die Chips sind durch leitende Vias- und Lötbindungen verbunden, wobei weniger thermische Fehlanpassungen und kürzere Verbindungslänge sind.

0040-09094 Kammer 200 mm

Die hervorragende 3D -Verpackungsleistung und ein großes Entwicklungspotential von TSV werden als Verpackungstechnologie der vierten Generation bezeichnet. Mitte der 80er Jahre des 20. Jahrhunderts wurde das Konzept der Füllung von Leitern in vertikalen TSVs deutlich vorgeschlagen, obwohl es zu dieser Zeit noch nicht realisiert wurde. Mitte der 90er Jahre des 20. Jahrhunderts entwickelte Bosch eine tiefe reaktive Ion-Ätztechnologie (DRIE), die es ermöglichte, vertikale Tiefenlöcher auf Siliziumwafern zu ätzen. Am Ende des 20. Jahrhunderts wurde erfolgreich mit Wolfram- oder Polysilicium -Dirigenten mit hohem Tiefenverhältnis gefüllt. Seit dem Jahr 2000 ist das elektroplieren Kupfer in tiefen Löchern allmählich zur Hauptmethode, um das TSV des Hochabyss -Verhältnisses zu füllen. Seitdem haben Fortschritte in der Waferbindung, der Beulenherstellung, der Waferverdünnung und dem chemisch-mechanischen Polieren die Verbesserung der TSV-Verpackungstechnologie weiter gefördert.

0020-33806 DPS + POLY Upper Chamber

TSV -Prozess

Die TSV-Technologie ist im Wesentlichen ein Verfahren auf Waferebene, sodass ihre Produktion in verschiedene Aspekte des Integrated Circuit Herstellungsprozesses integriert werden kann, der in vier Arten unterteilt werden kann: Vordere vorne über, vorne über, vorne hinten über und hinten über die Rückseite über.

VIAS vorne mit vorne beziehen sich auf Bohrlöcher in der aktiven Schaltungsoberfläche des Wafers. Frontfront über Technologie ist die Bildung von VIAS auf dem anfänglichen Silizium-Substrat, dh die Durchschnittserstellung wird abgeschlossen, bevor die aktive Schicht des Chip-Front-End-Herstellungsprozesses gebildet wird, und die TSV-Herstellung kann vor dem Metallverbindungsprozess am vorderen Ende des Wafer-Fabriums durchgeführt werden. Der wesentliche Vorteil dieser Lösung besteht darin, dass sie den Prozess und das Design vorhandener integrierter Schaltkreise nicht ändern und die Kosten für die Ablagerung von Saatgutschicht verringern, die Verpackungszeit verkürzen und die Produktionskapazität erhöhen können. Einige Hersteller haben diese Technologie auf dem Gebiet von High-End-Flash und DRAM übernommen. Wenn TSV-Löcher zwischen CMOs und dem hinteren Ende der Linie (BEOL) hergestellt werden, werden sie als Front-Middle-Vias bezeichnet, wobei Beol sich auf den Back-End-Prozess der Chipherstellung bezieht, der mit der ersten Metallschicht nach Abschluss eines einzelnen Geräts beginnt und in der Wafer Fab fertiggestellt ist. Die Rückseite nach der Durch-Loch-Technologie wird auf der Rückseite gebohrt, nachdem ein Chip oder Wafer an einen anderen Wafer gebunden ist.

Der Prozess der TSV -Produktion lautet wie folgt: (1) Bohrer tiefe Löcher auf den Siliziumwafer, um die Zieldicke von TSV zu überschreiten; (2) sedimentäre mittlere Schicht; (3) Ablagerung von Barriereschichten, Adhäsionsschichten und Samenmetallschichten auf der Oberfläche von Siliziumwafern und tiefen Poren; (4) das tiefe Loch durch elektroplierendes Kupfer oder andere leitende Materialien füllen; (5) Verwenden Sie das chemische mechanische Polieren, um eine Flachdichtung von Oberflächen zu erreichen und überschüssige Samenmetallschicht zu entfernen. (6) Die Kupferschicht oder die durchläufige Leitschicht wird durch Schleifen oder Ätzen freigelegt.

Schlüsselprozesse für die TSV -Technologie

Die wichtigsten Prozesse von TSV sind Waferverdünnung, Durchlözung und Bindung.

1. Ausdünnung

Der TSV -Prozess hat strenge Anforderungen an die Waferdicke, die innerhalb von 75 μm kontrolliert werden müssen. Mit der Zunahme der TSV -Paketdichte und der Verringerung der Blendengröße nimmt die Waferdicke immer noch ab, so Der Ausdünnungsprozess der herkömmlichen Verpackung muss normalerweise nur den Waffel auf 200 ~ 350 μm reduzieren, und spezielle Verpackungen müssen nur auf 150 ~ 180 μm reduziert werden. Zu diesem Zeitpunkt ist der Siliziumwafer immer noch dick genug, um den Schaden und die innere Spannung zu standhalten, die durch das Schleifen während des Ausdünnungsprozesses verursacht werden, und seine eigene Steifigkeit ist leicht zu transportieren. Der TSV -Verfahren erfordert jedoch eine Waferverdünnung auf weniger als 50 μm, und die Verringerung des Ausdünnungsschädens und die Erreichung eines stabilen Transports flexibler Wafer ist zu einer neuen Herausforderung geworden. Im herkömmlichen Ausdünnungsprozess ist die nach raues Mahlen und feinen Schleifen verbleibende Oberflächenschaden die Hauptursache für den Silizium -Wafer -Bruch. Das Schleifen ist ein physikalisch schädlicher Prozess, der Siliziummaterial durch physikalische Druck, Schäden, Risse und Entfernungsprozesse beseitigt. Um solche Oberflächenschäden und -stress zu beseitigen, hat die Industrie verschiedene Methoden wie trockenes Polieren, Nasspolieren, Trockenätzungen und nasse Ätzen ausprobiert. Gegenwärtig besteht die Mainstream -Lösung in der Branche darin, integrierte Geräte zu verwenden, die das Schleif-, Polier-, Schutzfilmentfernungs- und Würfelfilm -Einfügen von Siliziumwafern in derselben Ausrüstung integriert, und der gesamte Prozess von Siliziumwafern vom Schleifen bis zum Einfügen des Würfelsfilms wird durch das mechanische Konversystem adsorbiert. Wenn der Siliziumwafer auf den Würfelfilm eingefügt wird, bleibt auch wenn die Dicke dünner als der Würfelfilm ist, nach der Form des Films flach und wechselt nicht mehr ab oder schlagend, wodurch das Transportproblem gelöst wird.

2. Durch Loch

1) Bohrer

Waferbohrungen sind der zentrale Bestandteil des TSV -Verfahrens und verwendet derzeit zwei Hauptmethoden: Trockenrotchen (auch als Bosch -Ätze bekannt) und Laserätzung. Der ursprünglich für die MEMS -Technologie entwickelte Bosch -Schnätzprozess ist durch eine schnelle alternierende Siliziumentfernung (unter Verwendung von SF₆ -Plasma -Ätzen) und Seitenwand -Passivierung (unter Verwendung von CF₄ -Plasma -Ablagerung) gekennzeichnet. Die kalte Ätzrate kann 50 & mgr; m/min erreichen, das Seitenverhältnis kann 1:80 erreichen und die Genauigkeit ist Sub-Micron.

Die Laserätzung beseitigt die Notwendigkeit von Masken, wodurch die Notwendigkeit von Fotodotora, Exposition, Entwicklung und Entschlachtung beseitigt wird. Südkoreas Samsung hat diese Technologie auf Speicherstapel angewendet. Das Seitenverhältnis des Laserätzers beträgt etwa 7: 1, was schwächer als trockene Ätzen ist und für Szenarien mit einer kleinen Anzahl von VIAS auf dem Chip besser geeignet ist. Wenn die Anzahl der Durchlöcher 10.000 überschreitet, ist die Effizienz der Verwendung der Lithographie in Kombination mit trockenem Ätzen höher. Wenn die Durchschnittsgröße auf weniger als 10 μm reduziert wird, ist es außerdem schwierig, die Lochgröße mit Laserbohrungen weiter zu reduzieren.

2) durch Lochisolierung

Durch den CVD-Prozess mit einer Isolationsschicht (SIO₂) und Silan oder TEOs als Rohstoff wird normalerweise durch die Durchlöhe-Isolierung abgelagert. Wenn die TSV -Isolierung und -füllung nach der Herstellung des Chip -Stromkreises durchgeführt werden, sollte die entsprechende Abscheidungstemperatur ausgewählt werden, um zu vermeiden, dass sich die ausgefüllten Schaltungsteile beeinflussen. Die typische Temperatur der TEOS -Ablagerung beträgt 275 ~ 350 Grad und eine funktionelle Isolationsschicht mit geeigneter Leistung kann erhalten werden. Für Anwendungen wie CMOS -Bildsensoren und Speicher sind niedrigere Abscheidungstemperaturen erforderlich. Gegenwärtig haben einige Gerätehersteller eine niedrigtemperaturen Oxid-Abscheidungstechnologie entwickelt, um Dünnfilme bei Raumtemperatur als hocheffiziente organische Isolierschicht für TSV abzulegen.

3) Barriereschicht, Samenschicht und Füllstoff

Im Kupferprozess durch den Durchloch werden die Zinnadhäsion/Barriereschicht und die Kupfersamenschicht typischerweise durch Sputtern abgelagert. Für durch Löcher mit einem Tiefenverhältnis von mehr als 4: 1 ist der Schrittabdeckungseffekt der herkömmlichen PVD-DC-Magnetron-Technologie jedoch nicht gut, während die PVD-Technologie, die auf ionisiertem Metallplasma (IMP) basiert, eine gleichmäßige Ablagerung der Seitenwand des Lochs und der unteren Kupfersamenschicht erreichen kann. Aufgrund der niedrigen Kosten für elektroplattiertes Kupfer werden die Durchgänge normalerweise mit elektropliertem Kupfer gefüllt, nachdem die Samenschicht abgelagert wurde. Während der TSV -Beschichtung sammelt die Öffnung jedoch aufgrund des Spitzeneffekts mehr Stromleitungen, was zu einer viel höheren Stromdichte als im Loch führt. Ohne Zusatzstoffe ist die Abscheidungsrate der Öffnung viel schneller als die im Loch, und der Kupfer -Ionenaustausch im Brunnen ist schwierig, und es ist leicht, die Öffnung zu füllen und nicht vollständig im Loch abzulegen. Daher ist es notwendig, die Plattierungsabscheidungsrate von Boden, Seitenwand und Oberfläche des Lochs durch Additive (Hemmung der Ablagerung der Öffnung und Verbesserung der Bodenabscheidung) oder die Verwendung periodisch gepulster Strömungsbeschichtung einzustellen, um eine vollständige Füllung des Durchslochs zu erreichen. Die hohle Kupferfüllung dauert lange und reduziert die Produktionseffizienz, was ein Problem ist, mit dem die TSV -Kupferfüllung konfrontiert ist.

3. TSV -Bindung

Das in der TSV -Bindung verwendete Prozess umfasst die intermetallische Bindungstechnologie und die Polymerbindungsbindung. Das Kernziel der Bindung ist es, stabile mechanische Verbindungen, elektrische Verbindungen und thermische Leitungskanäle zwischen Chips oder Komponenten zu bilden, wodurch die ursprünglich getrennten Chips und Komponenten in ein komplettes verpacktes Produkt integriert werden.

Aus der Perspektive der Merkmale des Bindungsprozesses ist die intermetallische Bindung hauptsächlich in zwei Kategorien unterteilt: Thermocompressionsbindung und eutektische Bindung. Zum Beispiel verwendet Kupfer-Copper-Bindung eine heiße Pressendoklination, während Kupfer-Tin, Gold-Tin usw. die eutektische Bindung gehört. Das Prinzip der Kupfer-Copper-Heißpress-Bindung lautet: In einer Vakuumumgebung oder einer Schutzatmosphäre hohe Temperatur und hohen Druck auf die beiden eng gebundenen Kupferoberflächen anwenden und lange genug beibehalten, damit die Kupferatome an den beiden Bindungsoberflächen vollständig diffundiert werden und schließlich in ein Ganzes verschmolzen werden, um Bindung zu erreichen. Diese Bindungsmethode ist jedoch zeitaufwändig und erfordert strengere Prozessbedingungen.

In den letzten Jahren ist die Metallbindung mit niedriger Temperatur zu einem Forschungs-Hotspot im Bereich der Verpackung geworden. Die Forscher hoffen, eine Bindungsmethode zu finden, die bei niedrigeren Temperaturen gute elektrische und mechanische Bindungen bilden kann, und die Reaktionsprodukte können hohen Temperaturen standhalten. Die Kupfer-Tin-Bindung wird aufgrund seiner hervorragenden elektrischen und thermischen Eigenschaften sowie der niedrigen Bindungstemperatur bevorzugt (Zinnschmelzpunkt beträgt 232 Grad). Während des kupfer-tin-eutektischen Bindungsprozesses schmilzt die Metallzinn bei niedriger Temperatur einen flüssigen Zustand, der den vollen Kontakt zwischen Kupfer und Zinn fördert, die Diffusion zwischen beiden und schnell metastabiler Hochschmelzpunkt-intermetallische Verbindungen Cu₆sn₅ (Schmelzpunkt 415 Grad 415 Grad) und Stallverbindungs-Cu₃sn (Schmelzpunkt 676 Grad) und dann ab. Diese Bindungsmethode kann den gebundenen Teil effektiv verhindern, dass während des nachfolgenden Bindungsprozesses beim Stapeln mehrerer Schichten Wärme geschmolzen, was für die Zuverlässigkeit der 3D -Verpackung von entscheidender Bedeutung ist. Aufgrund der guten Verformungsfähigkeit von Blechlöttern erfordert eine Kupfer-Tin-Bindung keine hohe Flachheit und Sauberkeit der Bindungsoberfläche, selbst wenn bestimmte Wellen oder winzige Partikel auf der Oberfläche vorhanden sind, kann eine gute Bindung gebildet werden. Gleichzeitig kann flüssiges Zinn die Diffusion zwischen Kupfer und Zinn beschleunigen und die Bindungseffizienz höher machen. Mit zunehmender Verbindungsdichte können die neuesten Entwicklungen in der Hybridbindungstechnologie auch zu einer wichtigen Wahl werden.

TSV -Anwendungsentwicklung

Die TSV -Technologie ermöglicht 2,5D- und 3D -Verpackungen, die erhebliche Vorteile hinsichtlich der Paketdichte und der Verbindungslänge in aktuellen 3D -Verpackungslösungen bieten. Daher spiegelt der Anwendungsfortschritt von TSV den neuesten Entwicklungstrend im Bereich der 3D-Verpackung in gewissem Maße wider.

1. CMOsIMagierSEnsor

Im Jahr 2006 startete die Toshiba Corporation das weltweit erste Produkt mit integrierter TSV -Technologie, dem CMOS Image Sensor (CIS), und die Massenproduktion wurde 2007 erreicht. Leistungsverbesserung und Miniaturisierung sind die zentralen Antriebskräfte hinter der Entwicklung der CIS. Die Entwicklung von 3D-CMOS-Bildsensoren, die mit TSV ausgestattet sind, hat nacheinander die Phasen der Front-Side-Bildgebung (FSI), die Backside-Bildgebung (BSI) und dann die hybridgestapelte 3D-BSI durchlaufen. Derzeit ist CIS der größte Anwendungsmarkt für TSV -Technologie.

2. MEMS -Feldanwendungen

Am Ende des 20. Jahrhunderts begann die tiefe Ionenetechnologie für die Herstellung von Polysilicon -TSVs (wie die in Mikrokantileverträgen und mikromechanischen Ultraschalltransucer -Arrays verwendeten mikromechanischen TSVs (wie Silica -Trench -Strukturen in monokristallinen Silicon TSVs) (z. Im 21. Jahrhundert verfügen viele MEMS-Hersteller und Gießereien über kommerzialisierte Trägheitssensorprodukte und damit verbundene Fertigungsdienstleistungen, einschließlich luftgesteckter Silizium-TSVs für Vakuumverpackungen auf Waferebene (WLVP). Gleichzeitig wurden auch Dünnfilm-Akustikresonatoren (FBARs) mit hohlen Metall-TSV- und WLVP-Technologie kommerzialisiert und in der drahtlosen Kommunikation weit verbreitet. Die Integration der TSV- und WLVP -Technologie in MEMs kann die Paketgröße und die Kosten auf 1/10 bis 1/5 des ursprünglichen Preises reduzieren, was die Einführung von MEMs in Verbraucher und mobiler Elektronik in den letzten zehn Jahren erheblich beschleunigt hat. Im Jahr 2014 entwickelte und startete Bosch einen integrierten MEMS-Sensor auf der Basis von TSV vorne mit dem Mid-Through-Loch, das einen TSV von 10 μm × 100 μM durch-loch (10: 1-Durchmesser-Verhältnis) verwendet. Derzeit ist MEMS zu einem wichtigen Anwendungsfeld der TSV -Technologie geworden.

A. Speicherfeldanwendungen

Die TSV -Technologie kann die Gedächtniskapazität und die Bandbreite effektiv erhöhen. Mit der tsv vertikalen Verbindungstechnologie mit hoher Dichte kann das Stapeln mehrerer Chips die Speicherkapazität und Leistung erheblich verbessern. Die wichtigsten Speicherhersteller haben die TSV 3D -Stapel -Technologie zur Entwicklung verwandter Produkte eingesetzt. Im Jahr 2009 startete Samsung 8 GB 3D -DDR3 -DRAM auf der Grundlage der TSV 3D -Verpackung, wodurch der Standby -Stromverbrauch um 50% bzw. 25% reduziert wird und die E/A -Raten auf mehr als 1600 MB/s bis 300 TSVs erhöht. Im Jahr 2014 veröffentlichte das Unternehmen 16 GB 3D DDR4 SDRAM mit TSV -Technologie mit einer E/A -Rate von 2,4 GB/s und einem Stapel von 4 Chips.

Die TSV-Technologie hat auch wichtige Anwendungen im Hochgebietspeicher (HBM). Der HBM-Stapel ist nicht physikalisch in die CPU oder GPU integriert, sondern über ein TSV-Adapterplatine mit kleiner Dichte miteinander verbunden. HBM hat eine schnellere Geschwindigkeit und eine höhere Bandbreite, da die Eigenschaften nahe an Chip-integriertem RAM nahezu geeignet sind, was für Szenarien mit hohen Speicherbandbreitenanforderungen geeignet ist. In Hochleistungs-CPU/GPU-Anwendungen spielen 2.5D-TSV-Adapterboards eine Schlüsselrolle als plattformbasierte Technologie. Memory, insbesondere HBM -Produkte, hat dank der TSV -Technologie die Bandbreite erheblich erhöht. Im Jahr 2014 veröffentlichte Hynix 1,2 V 8 GB 8-Kanal-Hochband-Speicher mit einer Bandbreite von 128 GB/s mit 29 nm-Prozess und TSV-Technologie. Derzeit ist der Speicher einer der Hauptantragsmärkte für die TSV -Technologie.

Samsung 3D DDR4 -DRAM -Paket

4. Anwendung in anderen Bereichen

Leistungselektronik, analoge Elektronik und Kommunikation sind auch wichtige Anwendungspositionen der TSV -Technologie. Im Jahr 2021 schlug das Fengjuan Wang-Team von der Xian University of Technology, die Xidian University und die University of Manchester drei ultra-schlechte Haarspassfilter mit fünf Ordnung vor und entwickelte und entwickelte auf der Grundlage der TSV-Technologie für 6G-Mobilkommunikationsanforderungen.

TSV -Technologieausblick
Während sich die TSV-Technologie weiterentwickelt, schrumpft die Durchschnittslochgröße weiter und die Dicke jeder Chipsschicht im Stackup wird ebenfalls weiter reduziert. Studien haben gezeigt, dass die Schaltungsleistung nicht signifikant abgebaut wird, wenn die Waferdicke auf weniger als 5 μm reduziert wird. Es ist vorhersehbar, dass in den nächsten zehn Jahren die Entwicklung traditioneller Geräte allmählich ihre eigenen physischen Grenzen berühren wird, und die Schwierigkeit der nachfolgenden Durchbrüche kann erheblich zunehmen. Neue Geräte wie eindimensionale materielle Geräte befinden sich jedoch noch im Laborstadium und sind schwierig, um eine großflächige Kommerzialisierung zu erzielen. Daher ist die kontinuierliche Verbesserung der Integration auf der Verpackungsebene derzeit der Schlüssel geworden, und in den nächsten Jahren wird es weiterhin ein Forschungs-Hotspot in der Mikroelektronikindustrie sein. Die Nachfrage nach TSV bei sich schnell entwickelnden ChIP -Anwendungen wie Speicher, Logikschaltungen und CMOS -Imagesensoren wird weiterhin die Verbesserung und Verbesserung dieser Technologie fördern.

Darüber hinaus kann die TSV -Technologie auch die heterogene Integration verschiedener Arten von Chips erreichen - beispielsweise verwenden Mobiltelefon -Stromverstärker hauptsächlich die GAAS -Technologie, über die GAAS -Schaltkreise an CMOS -Schaltungen gebunden werden können, um einen vollständigen Funktionskreis zu bilden. Während sich die 3D-Verpackung jedoch rasch entwickelt, steht jedoch immer noch viele Herausforderungen, und Probleme wie Zuverlässigkeit, Wärmeabteilung, Materialanpassung und Chip-Tests müssen noch gründlich untersucht werden, um die Kommerzialisierung von Through-Silicon über Technologie zu fördern.