Bildung von Flow-Finfet im Finfet-Prozess

Die Entwicklung von Finfets (Finfets) von planaren Transistoren zu Finfets ist eine fortschrittliche Transistorarchitektur, die die Leistung und Effizienz integrierter Schaltungen verbessern soll. Es reduziert den kurzkanaligen Effekt, indem traditionelle planare Transistoren in dreidimensionale Strukturen umgewandelt werden, wodurch kleinere, schnellere und weniger leistungsstarke Transistoren ermöglicht werden. In diesem Artikel werden wir den FinFET -Herstellungsprozess vorstellen, beginnend mit dem Silizium -Substrat und der Herstellung der Flosse.

0040-09094 Chamber 200 mm

1. Erstes Vorbereitung und Oberflächenbehandlung

Waferreinigung
Vor Beginn einer Verarbeitung müssen Siliziumwafer einen gründlichen Reinigungsprozess durchlaufen, um sicherzustellen, dass ihre Oberfläche frei von Verunreinigungen oder Verunreinigungen ist. Dieser Schritt ist entscheidend, um qualitativ hochwertige FinFET-Geräte zu erhalten.

Padoxidschichtwachstum.Als nächstes wird eine sehr dünne Schicht Siliziumdioxid (SiO2) thermisch auf der Siliziumoberfläche gewachsen, um als Padoxidschicht zu wirken. Diese Schicht schützt nicht nur das Siliziumsubstrat vor der anschließenden Verarbeitung, sondern bietet auch eine gute Schnittstelle für die nachfolgende Siliziumnitridablagerung.

Siliziumnitridablagerung
Anschließend wird eine Schicht aus Siliziumnitrid (SIN) durch chemische Dampfablagerung (CVD) oder andere Methoden auf der Padoxidschicht abgelagert. Siliziumnitrid spielt hier eine doppelte Rolle: Es wirkt sowohl als harte Maske (HM), um Siliziumrotchen zur Bildung von Flossen zu führen; Es fungiert auch als CMP-Stoppschicht (chemisches mechanisches Polieren), um sicherzustellen, dass der STI-Oxid-Planarisationsprozess das zugrunde liegende Material nicht überarbeitet.

2. Anwendung der SADP -Technologie

Da der Flossenabstand bei fortgeschrittenen Knoten wie 22 nm oder 14 nm so klein ist, kann eine einzelne 193-nm-Eintauch-Lithographie die erforderliche Feinheit nicht erreichen, so
SADP falsche Musterschichtabscheidung
Erstens wird eine Schicht aus temporärem Material (z. B. amorphes Silizium-A-Si) auf der Hardmaske der Siliziumnitrid abgelagert, um als "gefälschte" Musterschicht zu fungieren. Das Material muss hochselektive Ätzeigenschaften aufweisen, um es in nachfolgenden Schritten von den zugrunde liegenden Materialien der Siliziumnitrid- und Seitenwandabstandshalter zu unterscheiden.
Anwendung und Exposition der Photoresist
Eine gleichmäßige Photoresistschicht wird über die gesamte gestapelte Struktur aufgetragen und unter Verwendung einer spezifischen Leitungs-Raum-Mustermaske ausgesetzt, um die ungefähre Position der Flossen zu definieren. Dieses Muster ist die Voraussetzung des Ätzprozesses, auf den erwähnt wird.
Das Muster wird auf die falsche Musterschicht übertragen
Der exponierte Photoresist wurde entwickelt, um das anfängliche "gefälschte" Muster der Flosse zu bilden. Diese Muster werden dann durch Plasma -Ätzen auf die darunter liegende amorphe Siliziumschicht übertragen, bis sie die Siliziumnitridoberfläche erreichen.

Entfernen Sie den Photoresist
Sobald das Ätzen abgeschlossen ist, muss der Photoresist entfernt werden, der normalerweise aus Strip- und Reinigungsschritten besteht, um sich auf den nächsten Schritt vorzubereiten. Dieser Schritt stellt sicher, dass es keine Rückstände gibt, die den nachfolgenden Prozess beeinflussen.
Konforme Abstandsablagerung

Verwenden Sie ALD, um eine konforme dielektrische Schicht (z. B. SiOx) abzulegen, die alle Oberflächen gleichmäßig abdeckt, die in einem nachfolgenden Radat -Rückzugschritt einen Seitenwandabstandshalter bilden. Die Wahl dieser Schicht ist entscheidend für die endgültige Form der Flossen.

0040-13865 Booy 200 -mm -Kammerproduzent
Rücken ätzen, um einen Abstandshalter zu bilden
Die anisotrope Trockenätzung wird auf der konformen dielektrischen Schicht durchgeführt, so dass nur die dielektrische Schicht auf der Seitenwand senkrecht zur Waferoberfläche, was zur Bildung eines Abstandshalters führt. Diese Abstandshalter werden schließlich zu strukturierten Vorlagen für die tatsächlichen Flossen. Wenn amorphes Silizium als falsches Strukturmaterial verwendet wird, kann eine KOH -Lösung verwendet werden, um das amorphe Silizium zu entfernen, ohne dass der Siliziumoxid -Abstandshalter oder die darunter liegende Siliziumnitrid -Hardmaske auswirkte.
Entfernen Sie das falsche Muster
Verwenden Sie hochselektive Ächungsmittel, um amorphe Silizium -falsche Muster zu entfernen, ohne den Siliziumoxidhalter oder die darunter liegende Hartmaske von Siliziumnitrid zu beschädigen. Dies hinterlässt eine Photolithographie des Abstandsmusters der Doppeldichte, das den folgenden Flossen entspricht.

3. Das Flossenmuster ist verfeinert

Schnittmaskenanwendung

Der Photoresist ist erneut beschichtet und mit dem Ziel photorigiert, zu definieren, welche Bereiche als Flossen aufbewahrt werden und welche Bereiche entfernt werden müssen. Dieser Schritt bestimmt das genaue Layout der Flossen.

Abstandshalterstrukturierung
Unter Verwendung der reaktiven Plasmaetechnologie werden unerwünschte Abstandshalter selektiv entfernt, während die Auswirkungen auf die Hartmasken von Siliziumnitrid minimiert werden.

Flossen sind für einen Moment in den Schatten gestellt
Der verbleibende Abstandhalter wird als Maske für den primären Siliziumätzschritt verwendet. Dieser Schritt bestimmt direkt die Form und Größe der Flossen, sodass die Ätzparameter dicht gesteuert werden müssen, um die ideale Flossenstruktur zu erhalten. Während des Ätzprozesses wird das Padoxid zuerst entfernt, und dann werden die Siliziumflossen gemäß dem Muster der Hartmaske der Siliziumnitrid geätzt. Bei 14 -nm -Prozesschips kann die minimale Flossenablage nur 42 nm betragen.

Diese Schritte sind Teil eines typischen FinFET -Prozessflusss vom Siliziumsubstrat bis zur Flossenbildung. Der gesamte Prozess beinhaltet mehrere hoch entwickelte technische und technische Herausforderungen, die darauf abzielen, integrierte Kreisläufe mit geringer Leistung zu erreichen. Mit dem Fortschritt der Technologie entwickeln sich FinFET -Prozesse, um kleinere Merkmalsgrößen und höhere Integrationsniveaus aufzunehmen. Jeder Schritt wurde sorgfältig entwickelt, um die optimale Qualität und Leistung des Endprodukts zu gewährleisten.