Chipherstellung: Dünnfilmablagerung

In der mikroskopischen Welt der Chips müssen Transistoren isoliert werden und Metalldrähte müssen durch leitende Schichten verbunden werden - diese Nanometerdicke (1 Nanometer=Milliardstel eines Messgeräts) ist wie ein Pinsel, der "Schaltkreise zeichnet" für Chips. Die drei Kernfilmabscheidungstechnologien bei der Herstellung von Halbleitern: ALD, CVD, PVD, spielen jeweils eine unersetzliche Rolle.

Vergleich der drei Haupttechnologien

Merkmal	Atomschichtabscheidung (ALD)	Chemische Dampfabscheidung (CVD)	Physikalische Dampfabscheidung (PVD)
Abscheidungsrate	Extrem langsam (1-10 nm/Minuten)	Medium (10-100 nm/Minuten)	Extrem schnell (100 nm-1 μm/Minuten)
Deckungsfähigkeiten	Perfekte Konforme (100% Abdeckung von tiefen Gräben)	Medium konforme (Gasübertragung abhängig)	Gerade Linienabdeckung (Oberflächenschicht
Anwendbare Materialien:	Oxide/Nitride/Metalloxide/Metalle	Oxid/Nitrid/Metallverbindungen	Partielle Oxide von Metall/Legierung
Prozesstemperatur	Breite Temperatur (50-400 Grad)	Hohe Temperatur (300-1000 Grad)	Niedertemperatur (Raumtemperatur -500 Grad)
Abscheidungsprinzip	Selbstlimitierende Atomschichtwachstum (stapelte Schicht für Schicht wie eine Wand)	Ablagerung von chemischen Gasphasenreaktionen (z. B. Gas "Schnee")	Physische Sputter/Verdunstung (wie Malerei)
Direktionalität	Isotropie (gleichmäßige Abdeckung in alle Richtungen)	Isotrop (Gas kann in Spalten eindringen)	Gerade Richtung (nur auf den direkten Ansichtsbereich sprühen)

ALD: Präzisionsgeräte

Vorteil: Einheitliche Beschichtung von Atom-Maßstäben auf der Oberfläche von 3D-Strukturen (z. B. Finfet-Flossen).

Typische Anwendungen: Dielektrische Hoch-K-Gate-Schicht für Chips unter 7 nm, kapazitive Isolationsschicht für Speicherchips. Kosten: langsame Geschwindigkeit und hohe Kosten.

2. CVD: Große Filme

Vorteile: Effiziente Ablagerung komplexer Verbindungen (z. B. Silica -Isolierung, Siliziumnitrid -Passivierungsschicht).

Innovationsrichtung: Plasma verbessert CVD (PECVD) reduziert die Temperatur und reduziert die Schäden an der unteren Schicht.

PVD: Metallverbindung

Vorteile: schnelle Ablagerung von Kupfer-/Aluminiumdrähten, Titan/Tantal -Barrieren.

Fataler Fehler: Ich kann nicht tief über Seitenwände abdecken → Erfordern Sie die Verwendung mit ALD/CVD.

0021-02395 rev.b Einsatzring, Aluminium DXZ SACVD

Engineering Challenge: Wenn die Chip-Struktur ein Verhältnis von Tiefe zu Breite von 40: 1 hat (gleichwertig zu einem Bohrlochkopfdurchmesser von 1 Meter und einer Bohrlochtiefe von 40 Metern), kann nur ALD die Wellbore-Wand vollständig bedecken!

0010-37264 Cooldown Chamber Multi Slot Ass'yy

Warum brauchen Sie drei Technologien?

Genauigkeitsanforderungen: Die Dicke der Dielektrizitätsschicht ≈ 12 Atome der Transistor -Gate, die ohne ALD nicht kontrollierbar ist.

Effizienzbalance: Die Metallleiterschicht wird in 10 Minuten mit PVD abgeschlossen und ALD dauert 10 Stunden.

Strukturelle Anpassungsfähigkeit: Planare Struktur → CVD/PVD; 3D -Nanolöcher → Muss ALD sein.

Konsequenzen des Filmversagens ungleichmäßige Dicke:

Die Dielektrizitätsdifferenz der Gate -Dielektrizität beträgt 1 Atom → Transistor -Leckage um hundertfach.

Deckfehler: Die Seitenwand des tiefen Lochs ist nicht bedeckt → Metallleiter Kurzschluss.